ddr3&ddr2&ddr基本討論

1、DDR3&DDR2&DDR基本討論基本討論DDR的定義：的定義：嚴(yán)格的說DDR應(yīng)該叫DDRSDRAM，人們習(xí)慣稱為DDR，部分初學(xué)者也?？吹紻DRSDRAM，就認(rèn)為是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的縮寫，是雙倍速率同步動態(tài)隨機存儲器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系。SDRAM在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸；而DDR內(nèi)存則

2、是一個時鐘周期內(nèi)傳輸兩次次數(shù)據(jù)，它能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。與DDR相比，DDR2最主要的改進是在內(nèi)存模塊速度相同的情況下，可以提供相當(dāng)于DDR內(nèi)存兩倍的帶寬。這主要是通過在每個設(shè)備上高效率使用兩個DRAM核心來實現(xiàn)的。作為對比，在每個設(shè)備上DDR內(nèi)存只能夠使用一個DRAM核心。技術(shù)上講，DDR2內(nèi)存上仍然只有一個DRA

3、M核心，但是它可以并行存取，在每次存取中處理4個數(shù)據(jù)而不是兩個數(shù)據(jù)。與雙倍速運行的數(shù)據(jù)緩沖相結(jié)合，DDR2內(nèi)存實現(xiàn)了在每個時鐘周期處理多達4bit的數(shù)據(jù)，比傳統(tǒng)DDR內(nèi)存可以處理的2bit數(shù)據(jù)高了一倍。DDR2內(nèi)存另一個改進之處在于，它采用FBGA封裝方式替代了傳統(tǒng)的TSOP方式。然而，盡管DDR2內(nèi)存采用的DRAM核心速度和DDR的一樣，但是我們?nèi)匀灰褂眯轮靼宀拍艽钆銬DR2內(nèi)存，因為DDR2的物理規(guī)格和DDR是不兼容的。首先是接口

4、不一樣，DDR2的針腳數(shù)量為240針，而DDR內(nèi)存為184針；其次，DDR2內(nèi)存的VDIMM電壓為1.8V，也和DDR內(nèi)存的2.5V不同。DDR2的定義：的定義：DDR2（DoubleDataRate2）SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時鐘的上升下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞剑獶DR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力

5、（即：4bit數(shù)據(jù)讀預(yù)?。?。換句話說，DDR2內(nèi)存每個時鐘能夠以4倍外部總線的速度讀寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行。此外，由于DDR2標(biāo)準(zhǔn)規(guī)定所有DDR2內(nèi)存均采用FBGA封裝形式，而不同于目前廣泛應(yīng)用的TSOPTSOPII封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了堅實的基礎(chǔ)。回想起DDR的發(fā)展歷程，從第一代應(yīng)用到個人電腦的DDR200經(jīng)過DDR266、DDR

6、333到今天的雙通道DDR400技術(shù)，第一代DDR的發(fā)展也走到了技術(shù)的極限，已經(jīng)很難通過常規(guī)辦法提高內(nèi)存的工作速度；隨著Intel最新處理器技術(shù)的發(fā)展，前端總線對內(nèi)存帶寬的要求是越來越高，擁有更高更穩(wěn)定運行頻率的DDR2內(nèi)存將是大勢所趨。要注意的是：DDR2不兼容DDR，除非主板標(biāo)明同時支持。DDR2與DDR的區(qū)別：的區(qū)別：在了解DDR2內(nèi)存諸多新技術(shù)前，先讓我們看一組DDR和DDR2技術(shù)對比的數(shù)據(jù)?？偟膩碚f，DDR2采用了諸多的新技術(shù)

7、，改善了DDR的諸多不足，雖然它目前有成本高、延遲慢能諸多不足，但相信隨著技術(shù)的不斷提高和完善，這些問題終將得到解決。為何包括Intel和AMD以及ADATA在內(nèi)的眾多國際頂級廠商都致力于DDR3的開發(fā)與應(yīng)用呢？由于DDR2的數(shù)據(jù)傳輸頻率發(fā)展到800MHz時，其內(nèi)核工作頻率已經(jīng)達到了200MHz，因此，再向上提升較為困難，這就需要采用新的技術(shù)來保證速度的可持續(xù)發(fā)展性。另外，也是由于速度提高的緣故，內(nèi)存的地址命令與控制總線需要有全新的拓樸

8、結(jié)構(gòu)，而且業(yè)界也要求內(nèi)存要具有更低的能耗，所以，DDR3要滿足的需求就是：1更高的外部數(shù)據(jù)傳輸率2更先進的地址命令與控制總線的拓樸架構(gòu)3在保證性能的同時將能耗進一步降低為了滿足上述要求，DDR3在DDR2的基礎(chǔ)上采用了以下新型設(shè)計:DDR3DDR3與DDR2的不同之處的不同之處1、邏輯Bank數(shù)量DDR2SDRAM中有4Bank和8Bank的設(shè)計，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯B

9、ank就是8個，另外還為未來的16個邏輯Bank做好了準(zhǔn)備。2、封裝（Packages）DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有606884球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。3、突發(fā)長度（BL，BurstLength）由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（BL，BurstLength）也

10、固定為8，而對于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4bitBurstChop（突發(fā)突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。3、尋址時序（Timing）就像DDR2從D