版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、附表1：廣州大學學生實驗報告廣州大學學生實驗報告開課學院及實驗室：物理與電子工程學院開課學院及實驗室：物理與電子工程學院電子樓電子樓317317室2016年4月28日學院物電年級、專年級、專業(yè)、班業(yè)、班姓名姓名Jason.P學號學號實驗課程名稱實驗課程名稱EDA技術實驗技術實驗成績成績實驗項目名稱實驗項目名稱7段數碼顯示譯碼器設計段數碼顯示譯碼器設計指導教師一、一、實驗目的：實驗目的：學習7段數碼顯示譯碼器設計；學習VerilogHDL
2、的多層次設計方法。二、二、實驗內容：實驗內容：1、實驗原理:7段數碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數字系統中的數據處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數的譯碼顯示，最方便的方法就是利用譯碼程序在FPGACPLD中來實現。2、實驗步驟：表417段譯碼器真值表圖41共陰數碼管及其電路output[3:0]DOUToutputCOUTreg[3:0]
3、Q1regCOUTassignDOUT=Q1always@(posedgeCLKnegedgeRST)CLK上升沿、RST下降沿觸發(fā)beginif(!RST)Q1=0RST為低電平時，Q1為0elseif(EN)beginEN為高電平時，執(zhí)行下步if(!LOAD)Q1=DATALOAD為低電平時Q1=DATAelseif(Q115)Q1=Q11Q115，計數加1elseQ1=4b0000endQ1為其他值，計數置0endalways@(
4、Q1)if(Q1==4hf)COUT=1b1elseCOUT=1b0Q1為15，COUT=1，否則為0endmodule1616進制進制7段譯碼器：段譯碼器：moduleDECL7S(ALED7S)input[3:0]Aoutput[6:0]LED7Sreg[6:0]LED7Salways@(A)case(A)4b0000:LED7S=7B01111114b0001:LED7S=7B00001104b0010:LED7S=7B10110
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論