數(shù)字電路答案第三章

1、第三章組合邏輯電路本章以邏輯代數(shù)為數(shù)學工具，從邏輯門構成的組合邏輯電路入手，介紹分析和設計組合邏輯電路的基本方法，并討論組合邏輯電路中的競爭冒險現(xiàn)象，為進一步學習帶記憶功能的電路奠定基礎。同時重點討論若干常用中規(guī)模集成電路模塊及其應用，利用VHDL語言實現(xiàn)數(shù)字電路的描述及設計。第一節(jié)基本知識、重點與難點一、基本知識（一）組合電路的分析與設計1.組合電路基本概念任一時刻的輸出狀態(tài)只取決于該時刻各輸入狀態(tài)的組合，與電路的原狀態(tài)無關。電路只有

2、從輸入到輸出的通路，沒有從輸出到輸入的反饋回路。電路由邏輯門構成，不含記憶元件。2.組合電路分析用邏輯函數(shù)描述已知的電路，找出輸入、輸出間的邏輯關系，從而判斷電路功能。組合電路的分析步驟：（1）由已知邏輯電路圖逐級寫出邏輯表達式；（2）化簡邏輯表達式，可以采用代數(shù)法或卡諾圖法化簡表達式；（3）由表達式列出真值表；（4）根據(jù)表達式或真值表分析并說明電路實現(xiàn)的邏輯功能。3.組合電路設計組合電路的設計是根據(jù)實際邏輯問題提出的要求，設計出滿足要

3、求的最簡單或者最合理的組合電路。實現(xiàn)邏輯電路的方法有多種，采用小規(guī)模、中規(guī)模以及可編程邏輯器件，采用的器件不同，其設計方法有所不同，但是設計過程中對基本邏輯問題的描述、設計思路有其共性。（二）組合電路的競爭冒險1.組合電路中的競爭冒險現(xiàn)象在組合電路中，信號由不同的途徑達到門電路輸入端的時間有先有后，這種現(xiàn)象稱為競爭。由于競爭可能引起電路輸出發(fā)生的瞬間尖峰脈沖現(xiàn)象稱為冒險。競爭冒險現(xiàn)象將影響電路的工作速度、限制電路的最高工作頻率，有時會導

4、致電路無法正常工作。2.競爭的類型有兩種類型的競爭可能產(chǎn)生冒險現(xiàn)象，一個門電路的多個輸入信號同時變化引起的競爭；一個信號經(jīng)不同路徑傳到同一個門的輸入端，由于信號到達時間不同引起的競爭。3.冒險現(xiàn)象的判斷在電路輸入端只有一個信號改變的情況下，可根據(jù)邏輯表達式，采用代數(shù)法和卡諾圖法判斷組合電路是否存在冒險。4.競爭冒險現(xiàn)象的消除（1）加冗余項；（2）接濾波電容；（3）加選通信號。據(jù)選擇器地址位數(shù)與給定函數(shù)的變量個數(shù)相等。（2）確定數(shù)據(jù)選擇器

5、地址端與設計函數(shù)輸入變量的連接。（3）求數(shù)據(jù)選擇器數(shù)據(jù)輸入端的表達式。（4）畫出邏輯電路圖。用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)時應注意：（1）如果設計函數(shù)選擇不同變量作為數(shù)據(jù)選擇器的地址輸入端，將得到不同的設計結果。（2）用數(shù)據(jù)選擇器實現(xiàn)多輸出函數(shù)時，每個輸出函數(shù)都要單獨使用一個數(shù)據(jù)選擇器。即數(shù)據(jù)選擇器的數(shù)量與輸出函數(shù)的個數(shù)相同。（五）VHDL語言的基本應用1.VHDL的基本組成VHDL可以把任何復雜的電路視為一個模塊，一個模塊分為三個組成部

6、分：程序包、設計實體和結構體。程序包是設計中的子程序和公用數(shù)據(jù)類型的集合，每個模塊中的程序包有IEEE標準程序包或設計者自身設計的程序包，調(diào)用的數(shù)量不限。模塊中僅有一個設計實體，設計實體提供該設計模塊的端口信息，是VHDL設計電路的最基本部分。結構體描述的是實體的內(nèi)部電路，描述實體內(nèi)部的硬件互連關系、數(shù)據(jù)的傳輸和變換等。一個實體可以對應多個結構體，每個結構體可以代表該硬件的某一方面特性，例如行為特性，結構特性。2.VHDL的行為描述在V

7、HDL中，描述電路邏輯的程序稱為行為描述，行為描述有并行行為描述、進程行為描述和順序行為描述。三種行為描述對應三種描述語句：并行語句、進程語句和順序語句，這些語句可以獨立成為行為描述體，又可以相互聯(lián)系成為混合描述體。3.VHDL的結構描述VHDL的結構描述，就是要描述電路由哪些子元件組成以及各個子元件之間的互連關系。結構描述比行為描述更加具體化，行為描述的基本語句是進程語句，而結構描述的基本語句則是調(diào)用元件語句。二、重點與難點重點：1.

8、組合電路的基本概念組合電路的信號特點、電路結構特點以及邏輯功能特點。2.組合電路的分析與設計組合電路分析是根據(jù)已知邏輯圖說明電路實現(xiàn)的邏輯功能。組合電路設計是根據(jù)給定設計要求及選用的器件進行設計，畫出邏輯圖。如果選用小規(guī)模集成電路SSI，設計方法比較規(guī)范且容易理解，用SSI設計是讀者應掌握的最基本設計方法。由于設計電路由門電路組成，所以使用門的數(shù)量較多，集成度低。若用中規(guī)模集成電路MSI進行設計，沒有固定的規(guī)則，方法較靈活。無論是用SS