《數(shù)字電子技術(shù)》課期末考試復(fù)習(xí)題

1、電子信息工程學(xué)院課程名稱(chēng)《數(shù)字電子技術(shù)》復(fù)習(xí)題第1頁(yè)共11頁(yè)一、填空題一、填空題（每小題△△分，共△△分）（1）邏輯代數(shù)中的三種基本的邏輯運(yùn)算是（與）運(yùn)算、（或）運(yùn)算和（非）運(yùn)算。（2）邏輯變量和邏輯函數(shù)的取值只有（0）和（1）兩種取值。它們表示兩種相反的邏輯狀態(tài)。（3）與邏輯運(yùn)算規(guī)則可以歸納為有0出（0），全1出（1）。（4）或邏輯運(yùn)算規(guī)則可以歸納為有1出（1），全0出（0）。（5）與非邏輯運(yùn)算規(guī)則可以歸納為有（0）出1，全（1）出0

2、。（6）或非邏輯運(yùn)算規(guī)則可以歸納為有（1）出0，全（0）出1。（7）二極管從導(dǎo)通到截止所需時(shí)間稱(chēng)為（開(kāi)通）時(shí)間。（8）OC門(mén)是集電極（開(kāi)路）門(mén)，使用時(shí)必須在電源VCC與輸出端之間外接（電阻）。（9）在數(shù)字電路中，三極管工作在（飽和）狀態(tài)和（截止）狀態(tài)。（10）三態(tài)輸出門(mén)輸出的三個(gè)狀態(tài)分別為（低電平）、（高電平）、（高阻態(tài)）。（11）邏輯代數(shù)中三條重要的規(guī)則是（代入）規(guī)則、（對(duì)偶）規(guī)則和（反演）規(guī)則。（12）化簡(jiǎn)邏輯函數(shù)的主要方法有（代數(shù)

3、）化簡(jiǎn)法和（卡諾圖）化簡(jiǎn)法。（13）邏輯函數(shù)的表示方法主要有（函數(shù)表達(dá)式）、（真值表）、（邏輯）、卡諾圖和波形圖。（31）編碼器按功能不同分為（二進(jìn)制）編碼器、（二十進(jìn)制）編碼器和優(yōu)先編碼器。（32）譯碼器按功能不同分為（二進(jìn)制）譯碼器、（二十進(jìn)制）譯碼器和顯示譯碼器。（33）8選1數(shù)據(jù)選擇器在所有輸入數(shù)據(jù)都為1時(shí)，其輸出標(biāo)準(zhǔn)與或表達(dá)式共有（8）個(gè)最小項(xiàng)。（34）輸入3位二進(jìn)制代碼的二進(jìn)制譯碼器應(yīng)有（8）個(gè)輸出端，共輸出（8）個(gè)最小項(xiàng)。

4、（35）共陽(yáng)極LED數(shù)碼管應(yīng)由輸出（低）電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)點(diǎn)亮。而共陰極LED數(shù)碼管應(yīng)由輸出（高）電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)點(diǎn)亮。（41）二進(jìn)制數(shù)是以（2）為基數(shù)的計(jì)數(shù)體制，十進(jìn)制數(shù)是以（10）為基數(shù)的計(jì)數(shù)體制，十六進(jìn)制是以（16）為計(jì)數(shù)體制。（42）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)的方法是：整數(shù)部分用（除2取余），小數(shù)部分用（乘2取整）法。（43）二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法是（各位按權(quán)展開(kāi)相加）。（44）全加器有三個(gè)輸入端，它們分別為

5、（被加數(shù)）、（加數(shù)）和相鄰低位進(jìn)位；輸出端有兩個(gè)，分別為本位和、進(jìn)位數(shù)。（45）數(shù)值比較器的功能是比較兩組二進(jìn)制數(shù)的大小或相等的電路，當(dāng)輸入A=1111和B=1101時(shí)，則它們比較得結(jié)果為（AB）。（51）觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，在外信號(hào)作用下這（兩個(gè)穩(wěn)定狀態(tài)）可相互轉(zhuǎn)換。（52）邊沿JK觸發(fā)器具有（置0）、（置1）、（保持）和翻轉(zhuǎn)功能。（55）在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱(chēng)為觸發(fā)器的空翻，觸發(fā)方式為主從式或邊沿

6、式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。（61）對(duì)于時(shí)序邏輯電路來(lái)說(shuō)，某時(shí)刻電路的輸出狀態(tài)不僅取決于該時(shí)刻的（輸入信號(hào)），而且還取決電路的（原有狀態(tài)），因此，時(shí)序邏輯電路具有（記憶）性。（62）時(shí)序邏輯電路由（組合邏輯）電路和（存儲(chǔ)）電路兩部分組成，（存儲(chǔ)）電路必不可少。（63）計(jì)數(shù)器按進(jìn)制分：有二進(jìn)制計(jì)數(shù)器、（十）進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。（64）集成計(jì)數(shù)器的清零方式分為（異步置零）和（同步置零）；置數(shù)方式分為（同步置數(shù)）和（同步置數(shù)）。（65

7、）一個(gè)4位二進(jìn)制加法計(jì)數(shù)器的起始計(jì)數(shù)狀態(tài)Q3Q2Q1Q0=1010，當(dāng)最低位接收到4個(gè)計(jì)數(shù)脈得分評(píng)卷人電子信息工程學(xué)院課程名稱(chēng)《數(shù)字電子技術(shù)》復(fù)習(xí)題第3頁(yè)共11頁(yè)（53）對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（）（54）若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（）（55）同步D觸發(fā)器在CP=1期間，D端輸入信號(hào)變化時(shí)，對(duì)輸出Q端沒(méi)有影響。（）（61

8、）同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（√）（62）十進(jìn)制計(jì)數(shù)器由十個(gè)觸發(fā)器組成。（√）（63）異步計(jì)數(shù)器的計(jì)數(shù)速度最快。（）（64）4位二進(jìn)制計(jì)數(shù)器也是一個(gè)十六分頻電路。（√）（65）雙向移位寄存器可同時(shí)執(zhí)行左移和右移功能。（）（71）施密特觸發(fā)器可用于將三角波變換成正弦波。（）（72）施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（√）（73）多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（√）（74）石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正

9、比。（）（75）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（）（81）DA轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（√）（82）雙積分型AD轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（√）（3）采樣定理的規(guī)定是為了能不失真地恢復(fù)原模擬信號(hào)，而又不使電路過(guò)于復(fù)雜。（√）（84）AD轉(zhuǎn)換器完成一次轉(zhuǎn)換所需的時(shí)間越小，轉(zhuǎn)換速度越慢。（）（85）AD轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越小。（√）三、單項(xiàng)選擇題三、單項(xiàng)選擇題（

10、每小題△△分，共△△分，將對(duì)的序號(hào)填入括號(hào)內(nèi)，每小題只有一個(gè)選項(xiàng)是對(duì)的，多選無(wú)效）（1）要使與門(mén)輸出恒為0，可將與門(mén)的一個(gè)輸入端（A）。A.接0B.接1C.接0、1都可以D.輸入端并聯(lián)（2）要使或門(mén)輸出恒為1，可將或門(mén)的一個(gè)輸入端(B)。A.接0B.接1C.接0、1都可以D.輸入端并聯(lián)（3）要使異或門(mén)成為反相器時(shí)，則另一個(gè)輸入端應(yīng)接(B)。A.接0B.接1C.接0、1都可以D.兩輸入端并聯(lián)（4）集電極開(kāi)路門(mén)（OC門(mén)）在使用時(shí)，輸出端通過(guò)