關(guān)于召開“核心電子器件、高端通用芯片及基礎(chǔ)軟件產(chǎn)品”重大

1、1附件2國(guó)家科技重大專項(xiàng)核心電子器件、高端通用芯片及基礎(chǔ)軟件產(chǎn)品2010年課題申報(bào)指南一、高端通用芯片方向課題課題1安全適用計(jì)算機(jī)安全適用計(jì)算機(jī)CPUCPU關(guān)鍵技術(shù)研究關(guān)鍵技術(shù)研究1.研究目標(biāo)圍繞國(guó)產(chǎn)CPU的技術(shù)發(fā)展需求，針對(duì)國(guó)內(nèi)先進(jìn)集成電路制造工藝，開展CPU新型架構(gòu)、CPU實(shí)現(xiàn)技術(shù)和應(yīng)用技術(shù)的研究。2.考核指標(biāo)(1)技術(shù)指標(biāo)1.1新型架構(gòu)研究（要求完成驗(yàn)證系統(tǒng)設(shè)計(jì)）1.1.1單核或同構(gòu)異構(gòu)多核CPU架構(gòu)，綜合功能性能達(dá)到國(guó)際同類產(chǎn)品

2、水平；1.1.2動(dòng)態(tài)功耗管理和設(shè)計(jì)優(yōu)化，功耗小于3W；1.1.3基于新型架構(gòu)的編譯工具鏈技術(shù)研究（與基礎(chǔ)軟件方向互動(dòng)）。1.2實(shí)現(xiàn)技術(shù)研究1.2.1高速PHY設(shè)計(jì)技術(shù)研究(要求完成流片驗(yàn)證)：DDR23、SATA2.0，符合相關(guān)的技術(shù)標(biāo)準(zhǔn)；1.2.2片上存儲(chǔ)器全定制設(shè)計(jì)技術(shù)研究（要求完成流片驗(yàn)證）：A）多端口寄存器堆容量不小于64字64位，4讀4寫，訪問(wèn)時(shí)間小于0.5ns；B）SRAM容量不小于1024位64位，訪問(wèn)時(shí)間小于0.5ns。

3、1.2.3高性能圖形加速器設(shè)計(jì)（要求完成FPGA驗(yàn)證）：支持3D、31.1.5多層次動(dòng)態(tài)功耗管理技術(shù)；1.1.6實(shí)時(shí)硬件調(diào)試功能；1.1.7性能監(jiān)視和評(píng)測(cè)功能；1.1.8至少申請(qǐng)10項(xiàng)發(fā)明專利。1.2嵌入式CPU存儲(chǔ)器設(shè)計(jì)關(guān)鍵技術(shù)研究1.2.1高性能、低功耗、多端口寄存器堆設(shè)計(jì)技術(shù)研究（要求完成流片驗(yàn)證）：不小于32字32位，4讀2寫，訪問(wèn)時(shí)間小于0.8ns；1.2.2SRAM（要求完成流片驗(yàn)證）：深度168192字、寬度2128位可配

4、置；主要指標(biāo)不低于同一工藝下相同配置的SRAM典型性能；1.2.3符合業(yè)界標(biāo)準(zhǔn)的完整SRAMRF設(shè)計(jì)文件；1.2.4至少3項(xiàng)發(fā)明專利。1.3嵌入式CPU低功耗設(shè)計(jì)優(yōu)化技術(shù)及專用工具研發(fā)1.3.1內(nèi)部時(shí)鐘樹綜合和優(yōu)化技術(shù)及專用工具：功耗指標(biāo)優(yōu)于主流EDA工具10%以上；1.3.2提供符合工業(yè)界標(biāo)準(zhǔn)的設(shè)計(jì)文件，實(shí)現(xiàn)與業(yè)界標(biāo)準(zhǔn)流程的集成結(jié)合。1.3.3嵌入式CPU編譯及集成開發(fā)調(diào)試環(huán)境研發(fā)（與基礎(chǔ)軟件方向互動(dòng)）(2)應(yīng)用指標(biāo)2.1無(wú)線傳感網(wǎng)絡(luò)