高性能memory+bist設計實例論文_第1頁
已閱讀1頁，還剩45頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、高性能MemyBIST設計實例摘要隨著SoC設計向存儲器比例大于邏輯部分比例的方向發(fā)展，高質(zhì)量的存儲器測試策略顯得尤為重要。存儲器內(nèi)置自測試(BIST)技術(shù)以合理的面積開銷來對單個嵌入式存儲器進行徹底的測試，可提高產(chǎn)品質(zhì)量及合格率，因此正成為測試嵌入式存儲器的標準技術(shù)。然而，隨著存儲器性能的提升，對全速測試(atspeedtest)BIST電路的設計提出了越來越高的要求。本文提出了一種基于有限狀態(tài)機FSM（FiniteStateMach

2、ine）的BIST優(yōu)化方案。優(yōu)化后的電路無論在速度和面積開銷上都比傳統(tǒng)的設計結(jié)構(gòu)獲得了顯著的性能提升。關(guān)鍵詞：SoC設計；BIST；March；FSM圖片目錄圖1：SoC中存儲器的使用情況2圖2：芯片缺陷分類2圖3MemyBIST的應用結(jié)構(gòu)3圖4用于嵌入式存儲器的BIST電路5圖5MBIST電路概述5圖6采用比較器實現(xiàn)的MBIST電路6圖7采用MISR壓縮器實現(xiàn)的MBIST電路6圖8全速存儲器BIST流水線7圖9基于FSM狀態(tài)機的存儲器

3、內(nèi)置自測試MBIST系統(tǒng)12圖10多個測試算法模塊并行結(jié)構(gòu)13圖11掃描鏈旁路單元14圖12診斷存儲單元15圖13PLL配置寄存器16圖14BIST共用的診斷存儲單元17圖15時鐘生成結(jié)構(gòu)19圖16傳統(tǒng)MarchLA算法狀態(tài)轉(zhuǎn)移圖22圖17經(jīng)優(yōu)化的MarchLA算法狀態(tài)轉(zhuǎn)移圖23圖18進一步優(yōu)化的MarchLA算法狀態(tài)轉(zhuǎn)移圖24圖19WalkRow測試算法狀態(tài)轉(zhuǎn)移圖26圖20XStripe狀態(tài)轉(zhuǎn)移圖28圖21時鐘樹平衡30圖22測試芯片

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論