高性能memory+bist設(shè)計(jì)實(shí)例論文

1、高性能MemyBIST設(shè)計(jì)實(shí)例摘要隨著SoC設(shè)計(jì)向存儲(chǔ)器比例大于邏輯部分比例的方向發(fā)展，高質(zhì)量的存儲(chǔ)器測(cè)試策略顯得尤為重要。存儲(chǔ)器內(nèi)置自測(cè)試(BIST)技術(shù)以合理的面積開(kāi)銷(xiāo)來(lái)對(duì)單個(gè)嵌入式存儲(chǔ)器進(jìn)行徹底的測(cè)試，可提高產(chǎn)品質(zhì)量及合格率，因此正成為測(cè)試嵌入式存儲(chǔ)器的標(biāo)準(zhǔn)技術(shù)。然而，隨著存儲(chǔ)器性能的提升，對(duì)全速測(cè)試(atspeedtest)BIST電路的設(shè)計(jì)提出了越來(lái)越高的要求。本文提出了一種基于有限狀態(tài)機(jī)FSM（FiniteStateMach

2、ine）的BIST優(yōu)化方案。優(yōu)化后的電路無(wú)論在速度和面積開(kāi)銷(xiāo)上都比傳統(tǒng)的設(shè)計(jì)結(jié)構(gòu)獲得了顯著的性能提升。關(guān)鍵詞：SoC設(shè)計(jì)；BIST；March；FSM圖片目錄圖1：SoC中存儲(chǔ)器的使用情況2圖2：芯片缺陷分類(lèi)2圖3MemyBIST的應(yīng)用結(jié)構(gòu)3圖4用于嵌入式存儲(chǔ)器的BIST電路5圖5MBIST電路概述5圖6采用比較器實(shí)現(xiàn)的MBIST電路6圖7采用MISR壓縮器實(shí)現(xiàn)的MBIST電路6圖8全速存儲(chǔ)器BIST流水線7圖9基于FSM狀態(tài)機(jī)的存儲(chǔ)器

3、內(nèi)置自測(cè)試MBIST系統(tǒng)12圖10多個(gè)測(cè)試算法模塊并行結(jié)構(gòu)13圖11掃描鏈旁路單元14圖12診斷存儲(chǔ)單元15圖13PLL配置寄存器16圖14BIST共用的診斷存儲(chǔ)單元17圖15時(shí)鐘生成結(jié)構(gòu)19圖16傳統(tǒng)MarchLA算法狀態(tài)轉(zhuǎn)移圖22圖17經(jīng)優(yōu)化的MarchLA算法狀態(tài)轉(zhuǎn)移圖23圖18進(jìn)一步優(yōu)化的MarchLA算法狀態(tài)轉(zhuǎn)移圖24圖19WalkRow測(cè)試算法狀態(tài)轉(zhuǎn)移圖26圖20XStripe狀態(tài)轉(zhuǎn)移圖28圖21時(shí)鐘樹(shù)平衡30圖22測(cè)試芯片