與單片機有關的硬件基本知識long

1、與單片機有關的硬件基本知識,1、單片機硬件的基本術語2、時序邏輯電路的基本概念,祝同學們身體健康！學業(yè)有成！,單片機硬件的基本術語,1、寄存器/暫存器/鎖存器/緩沖器/驅動器/ 移位器/譯碼器/指令譯碼器/微操作/2、寄存器的位/位地址/單元/單元地址/地址區(qū)/數(shù)據(jù)線/地址線/選通/尋址/數(shù)據(jù)指針/程序指針/片內/片外/原理圖的寬箭頭、單線箭頭/總線、單向（雙向）/3、晶振/振蕩器/時鐘/ 電平/脈沖/時序、時序圖/時序圖波形的

2、含義/波形名稱的寫法/4、接口/I/O/并行(口)/串行(口)/全雙工（半雙工、單工）/波特率/5、上拉電阻/漏極開路/中斷的斷點/復位/,時序邏輯電路的結構及特點 時序邏輯電路——任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與電路的原狀態(tài)有關。它是由組合門電路和記憶元件（或反饋支路）共同構成的。時序電路的特點： （1）含有具有記憶元件（最常用的是觸發(fā)器） （2）具有反饋通道。常見的時序邏輯電路有計數(shù)器、寄存器和

3、序列信號發(fā)生器等。,,時序邏輯電路的基本概念,,時序邏輯電路框圖,組合邏輯電路,邏輯式：F=A+B,邏輯式：,邏輯式：,非門,或門,與非門,脈沖寬度tP - - -前后沿之間的時間間隔。,正脈沖,負脈沖,脈沖幅度A－－脈沖變化最大值。,,,A,脈沖周期T,脈沖頻率f - - f = 1/T,脈沖前沿:正脈沖的上升沿或負脈沖的下降沿。,脈沖后沿:正脈沖的下降沿或負脈沖的上升沿。,前沿,,,后沿,,,脈沖信號,概述,觸發(fā)器輸出有兩種

4、可能的狀態(tài)：0、1；,輸出狀態(tài)不只與現(xiàn)時的輸入有關，還與原來的輸出狀態(tài)有關；,觸發(fā)器是有記憶功能的邏輯部件。,按功能分類：R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等。,觸發(fā)器,兩個與非門或兩個或非門交叉耦合構成,,反饋,基本RS觸發(fā)器1,用與非門構成,用或非門構成,反饋線,基本RS觸發(fā)器2,輸入RD=0, SD=1時,若原狀態(tài)：,1,1,0,0,1,0,1,0,輸出仍保持：,狀態(tài)1,輸入RD=0, SD=1時,若原狀態(tài)：,0,1,

5、1,1,1,0,1,0,輸出變?yōu)椋?,,狀態(tài)2,輸入RD=1, SD=0時,若原狀態(tài)：,1,0,1,0,1,0,1,1,輸出變?yōu)椋?,,狀態(tài)3,輸入RD=1, SD=0時,若原狀態(tài)：,0,0,1,1,0,1,0,1,輸出保持：,狀態(tài)4,輸入RD=1, SD=1時,若原狀態(tài)：,1,0,1,1,1,0,0,1,輸出保持原狀態(tài)：,狀態(tài)5,輸入RD=1, SD=1時,若原狀態(tài)：,1,1,0,1,1,0,輸出保持原狀態(tài)：,狀態(tài)6,輸入RD=0,

6、SD=0時,輸出全是1,但當RD=SD=0同時變?yōu)?時，翻轉快的門輸出變?yōu)?，另一個不得翻轉。,狀態(tài)7,基本觸發(fā)器的功能表,（約束條件）,,1、觸發(fā)器是雙穩(wěn)態(tài)器件，只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩輸出互補。一般定義Q為觸發(fā)器的狀態(tài)。,2、在控制端加入脈沖，可以使觸發(fā)器狀態(tài)變化。SD端加入負脈沖，使Q=1，SD稱為“置位”或“置一”端。RD端加入正脈沖，使Q=0，RD稱為“復位”或“清0”端。,總結,,,,,,,,,

7、,R,S,Q,,,,,,,,,,,,置1,置0,置1,置1,置1,保持,不允許,基本觸發(fā)器波形圖—時序圖,同步（可控）RS觸發(fā)器,,“ 可控 ”的含義：由時鐘脈沖 (Clock Puls)決定R、S能否對輸出端起控制作用。,,直接清零端,直接置位端,Ret,邏輯符號,這根紅顏色的線還表示一重含義：,即 “ 只有在時鐘 CP＝1時，它才表現(xiàn)出應有的邏輯功能；,如果CP＝0，輸出端 Q 則保持原狀態(tài)”。,“ 高電平有效”，,,同步RS

8、觸發(fā)器符號,前提：在 CP＝1時才有,0 1 1,1 0 0,1 1 禁 止,0 0 保 持,* Q n+1為 CP到來以后觸發(fā)器的狀態(tài)。,同步 RS 觸發(fā)器的功能表,,,,同步 RS 觸發(fā)器的時序,,,,,,,,,,,,,,,,,,,,

9、,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,CPDQQ,,,,的區(qū)域是修改有效區(qū),同步觸發(fā)器的觸發(fā)方式為電平觸發(fā)式,同步觸發(fā)器的共同缺點是存在空翻,時鐘脈沖CP作用期間，輸入信號發(fā)生多次變化時，觸發(fā)器輸出狀態(tài)也相應發(fā)生多次變化的現(xiàn)象稱為空翻。,空翻可導致電路工作失控。,,(同步觸發(fā)器的特點 ),Master - Slave Flip - Flop,Edge - Triggered Flip - Flop,無空

10、翻觸發(fā)器的類型和工作特點,工作特點：CP = 1 期間，主觸發(fā)器接收輸入信號；CP = 0 期間，主觸發(fā)器保持 CP 下降沿之前狀態(tài)不變，而從觸發(fā)器接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在 CP 下降沿時刻翻轉。(詳見鏈接) 這種觸發(fā)方式稱為主從觸發(fā)式。,工作特點：只能在 CP 上升沿(或下降沿)時刻接收輸入信號，因此，電路狀態(tài)只能在 CP 上升沿(或下降沿)時刻翻轉?！　∵@種觸發(fā)方式稱為邊沿觸發(fā)式。,無空翻

11、觸發(fā)器,主從觸發(fā)器,邊沿觸發(fā)器,,只能在 CP 邊沿時刻翻轉，因此都克服了空翻，可靠性和抗干擾能力強，應用范圍廣。,相同處,電路結構和工作原理不同，因此電路功能不同。為保證電路正常工作，要求主從 JK 觸發(fā)器的 J 和 K 信號在 CP = 1 期間保持不變；而邊沿觸發(fā)器沒有這種限制，其功能較完善，因此應用更廣。,相異處,,主從觸發(fā)器和邊沿觸發(fā)器有何異同？,給主從觸發(fā)器提供反相的時鐘信號，使它們在不同的時段

12、交替工作。,,表示時鐘觸發(fā)沿為下降沿,,Q = Q從,,主從 RS 觸發(fā)器電路、符號和工作原理,D觸發(fā)器,1.組成,一種邊沿觸發(fā)方式觸發(fā)器,,,一種邊沿觸發(fā)方式觸發(fā)器,2.功能表與波形,,Ref,無空翻觸發(fā)器的學習重點是根據(jù)邏輯符號識別其功能，理解其應用。下面介紹常用無空翻觸發(fā)器的符號及其應用注意事項。,,常用無空翻觸發(fā)器及其符號,主從觸發(fā)器,邊沿觸發(fā)器,,1.觸發(fā)器和門電路是構成數(shù)字系統(tǒng)的基本邏輯單元。前者具有記憶功能，用于構成時序

13、邏輯電路；后者沒有記憶功能，用于構成組合邏輯電路。,2.觸發(fā)器有兩個基本特性：①有兩個穩(wěn)定狀態(tài)；②在外信號作用下，兩個穩(wěn)定狀態(tài)可相互轉換，沒有外信號作用時，保持原狀態(tài)不變。因此，觸發(fā)器具有記憶功能，常用來保存二進制信息。,注：一個觸發(fā)器可存儲 1 位二進制碼，存儲 n 位二進制碼則需用 n 個觸發(fā)器?構成存貯器。,,觸發(fā)器小結,3.觸發(fā)器的邏輯功能是指觸發(fā)器的次態(tài)與現(xiàn)態(tài)及輸入信號之間的邏輯關系。其描述方法主要有特性表、特性方程、驅動表

14、、狀態(tài)轉換圖和波形圖(又稱時序圖)等。,4. 觸發(fā)器根據(jù)邏輯功能不同分為,Qn+1 = D,Qn+1 = S + RQnRS = 0(約束條件),,,只有 CP 輸入端，無數(shù)據(jù)輸入端。來一個CP翻轉一次,Qn+1 = Qn,,觸發(fā)器小結（續(xù)）,,觸發(fā)器小結（續(xù)）根據(jù)觸發(fā)方式不同分為,基本 RS 觸發(fā)器是構成各種觸發(fā)器的基礎。它的輸出受輸入信號直接控制，不能定時控制，常用作集成觸發(fā)器的輔助輸入端，用于直接置 0 或直接置 1。,

15、使用時須注意弄清它的有效電平，并滿足約束條件。,基本 RS 觸發(fā)器,同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器,,觸發(fā)器小結（續(xù)）根據(jù)是否受時鐘控制分為,5.不同觸發(fā)方式的工作特點,正電平觸發(fā)式觸發(fā)器的狀態(tài)在 CP = 1 期間翻轉，在 CP = 0 期間保持不變。電平觸發(fā)式觸發(fā)器的缺點是存在空翻現(xiàn)象，通常只能用于數(shù)據(jù)鎖存。,主從觸發(fā)器由分別工作在時鐘脈沖 CP 不同時段的主觸發(fā)器和從觸發(fā)器構成，通常只能在 CP 下降沿時刻狀態(tài)發(fā)生翻轉，而在

16、CP 其它時刻保持狀態(tài)不變。它雖然克服了空翻，但對輸入信號仍有限制。,觸發(fā)器小結（續(xù)）,6.分析觸發(fā)器時應弄清楚觸發(fā)器的功能、觸發(fā)方式和觸發(fā)沿(或觸發(fā)電平)，并弄清楚異步輸入端是否加上了有效電平。,邊沿觸發(fā)器只能在 CP 上升沿(或下降沿)時刻接收輸入信號，其狀態(tài)只能在 CP 上升沿(或下降沿)時刻發(fā)生翻轉。它應用范圍廣、可靠性高、抗干擾能力強。,觸發(fā)器小結（續(xù)）,8．描述時序邏輯電路邏輯功能的方法有狀態(tài)轉換真值表狀態(tài)轉換圖和時序圖等

17、。,9．時序邏輯電路的分析步驟一般為：邏輯圖→時鐘方程（異步）、驅動方程、輸出方程→狀態(tài)方程→狀態(tài)轉換真值表→狀態(tài)轉換圖和時序圖→邏輯功能。,7．時序邏輯電路的特點；任一時刻輸出狀態(tài)不僅取決于當 時的輸入信號，還與電路的原狀態(tài)有關。因此時序電路中必須含有存儲器件。,10．寄存器也是一種常用的時序邏輯器件。寄存器分為數(shù)碼寄存器和移位寄存器兩種。,觸發(fā)器小結（續(xù)）,觸發(fā)器的應用,觸發(fā)器由門電路構成，因此，門電路的應用注意事項在這里多適用

18、。例如，TTL 觸發(fā)器的輸入端懸空相當于輸入高電平，而 CMOS 觸發(fā)器的輸入端不允許懸空。,應用注意,實際工作中，應根據(jù)需要選定觸發(fā)器的功能和觸發(fā)方式。例如：同步觸發(fā)器通常只用于數(shù)據(jù)鎖存，構成計數(shù)器、移位寄存器時一般要用邊沿觸發(fā)器。,,寄存器 — 存儲二進制數(shù)據(jù)或者代碼。,移位寄存器 — 不但可存放數(shù)碼，還能對數(shù)據(jù)進行移 位操作。,移位

19、寄存器有單向移位寄存器和雙向移位寄存器。,用移位寄存器可方便地組成環(huán)形計數(shù)器、扭環(huán)形計數(shù)器和順序脈沖發(fā)生器。,集成移位寄存器使用方便、功能全、輸入輸出方式 靈活。,,,,,寄存器和移位寄存器,寄存器（1）,寄存器是計算機的一個重要部件，用于暫存數(shù)據(jù)、指令等。它由觸發(fā)器和一些控制門組成。在寄存器中，常用的是正邊沿觸發(fā)D觸發(fā)器和鎖存器。,Q Q

20、 RD D CP,,,,1Q 1Q,,,,,,1D,Q Q RD D CP,,,,2Q 2Q,,,,,,2D,Q Q RD D CP,,,,3Q 3Q,,,,,,3D,Q Q RD D CP,,,,4Q 4Q,,,,,,4D,,,,,CK RD,,數(shù)據(jù)寄存器

21、又稱數(shù)據(jù)緩沖儲存器或數(shù)據(jù)鎖存器，其功能是接受、存儲和輸出數(shù)據(jù)，主要由觸發(fā)器和控制門組成。n個觸發(fā)器可以儲存n位二進制數(shù)據(jù)。,數(shù)據(jù)寄存器,接受寄存數(shù)據(jù)只需一拍即可，無須先進行清零。 當接收脈沖CP有效時，輸入數(shù)據(jù)D3D2D1D0直接存入觸發(fā)器。,數(shù)據(jù)寄存器結構圖1,數(shù)據(jù)寄存器結構,在接收存放輸入數(shù)據(jù)時，需要兩拍才能完成： 第一拍，在接收數(shù)據(jù)前，送入清零負脈沖至觸發(fā)器的置零端輸入端，使觸發(fā)器輸出為零，完成輸出清零功能。

22、 第二拍，觸發(fā)器清零之后，當接收脈沖為高電平“1”有效時，輸入數(shù)據(jù)D2D1D0，經(jīng)與非門送至對應觸發(fā)器而寄存下來，在第二拍完成接收數(shù)據(jù)任務。,數(shù)據(jù)寄存器結構2說明,移位寄存器除了接受、存儲、輸出數(shù)據(jù)以外，同時還能將其中寄存的數(shù)據(jù)按一定方向進行移動。移位寄存器有單向和雙向移位寄存器之分。,移位寄存器,移位寄存器（串行輸入、平行\(zhòng)串行輸出）,左移（單向）移位寄存器,雙向移位寄存器,主存儲器的基本操作,CPU,AR,DR,,,,

23、讀/寫 準備好 地址 數(shù)據(jù) 主存儲器,地址總線數(shù)據(jù)總線控制總線,,,,,,,,,讀/寫,主存儲器的兩個基本操作：“讀”和“寫”。 讀是從存儲器中取出數(shù)據(jù)，寫是將數(shù)據(jù)放入存儲器。 完成這兩個操作，依賴CPU中的地址寄存器（AR）和數(shù)據(jù)寄存器（DR）。工作過程如圖所示。,讀／寫存儲器（即隨機存儲器（RAM））,半導體讀/寫存儲器分為：靜態(tài)存儲器和動態(tài)存儲器。

24、前者利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息是不會丟失的； 動態(tài)存儲器用MOS電容存儲電荷來保存信息，使用時需不斷給電容充電才能使信息保持。 靜態(tài)存儲器集成度低，但功耗較大；動態(tài)存儲器的集成度高，功耗小，它主要用于大容量存儲器。,主存儲器的邏輯組成,保持1，0的觸發(fā)器電路,,,1000H1001H1002H1003H1004H1005H,地址 內容,存儲單元,,靜態(tài)存儲器（SRAM）（

25、1）,(1) 存儲單元和存儲器,,,,,,,,,,,,,,,,,,,,,,,,,,,,T1,T2,T6,T4,T3,T5,位線1,位線2,字選擇線,即每個雙穩(wěn)態(tài) 1 位存儲單元,VDD,VGG,Vss,靜態(tài)存儲器（SRAM）（2）,1K個雙穩(wěn)態(tài)存儲單元，用矩陣譯碼，每個交叉點選擇一個存儲單元。,32根列選擇線,32根行選擇線,共有32× 32=1024個交叉點,5-32 譯碼器,532譯碼器,,存儲器地址,A4

26、～A0,,A9～A5,0 1 2 … 31,012﹕31,,,,,,,,,,,,,,,,,1位存儲單元,,,靜態(tài)存儲器（SRAM）（3）,行選擇線,,,,,,,,,,,,,列選擇線,T7,T8,譯碼器和數(shù)字顯示,譯碼是將代碼的組合譯成一個特定的輸出信號。,二進制譯碼器,例：三位二進制譯碼器（輸出高電平有效）,狀 態(tài) 表,寫出邏輯表達式,邏輯圖,

27、謝謝大家！,數(shù) 制 轉 換,十進制,非十進制,非十進制,十進制,二進制,八、十六進制,八、十六進制,二進制,十進制與非十進制間的轉換,非十進制間的轉換,,,,,,,返 回,? 整數(shù)部分的轉換,十進制轉換成二進制,除基取余法：用目標數(shù)制的基數(shù)（R=2）去除十進制數(shù)，第一次相除所得余數(shù)為目的數(shù)的最低位 K0，將所得商再除以基數(shù)，反復執(zhí)行上述過程，直到商為“0”，所得余數(shù)為目的數(shù)的最高位Kn-1。,例：（81）10=（？）2,得：

28、（81）10 =（1010001）2,40,20,10,5,2,0,,1,K0,,0,K1,,0,K2,,0,K3,,1,K4,,0,K5,,1,K6,1,返 回,,小數(shù)部分的轉換,十進制轉換成二進制,乘基取整法：小數(shù)乘以目標數(shù)制的基數(shù)（R=2），第一次相乘結果的整數(shù)部分為目的數(shù)的最高位K-1，將其小數(shù)部分再乘基數(shù)依次記下整數(shù)部分，反復進行下去，直到小數(shù)部分為“0”，或滿足要求的精度為止（即根據(jù)設備字長限制，取有限位的近似值）。,例：

29、 （0.65）10 =( ? )2 要求精度為小數(shù)五位。,,0.65,K-1,0.3,K-2,0.6,K-3,0.2,K-4,0.4,K-5,0.8,由此得：(0.65)10=(0.10100)2,綜合得：(81.65)10=(1010001.10100)2,返 回,如2-5，只要求到小數(shù)點后第五位,十進制,,二進制,,八進制、十六進制,非十進制轉成十進制,方法：,例：,返 回,返 回,非十進制間的轉換,? 二進制與八進

30、制間的轉換,從小數(shù)點開始，將二進制數(shù)的整數(shù)和小數(shù)部分每三位分為一組，不足三位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補足，然后每組用等值的八進制碼替代，即得目的數(shù)。,例8： 11010111.0100111 B = ? Q,11010111.0100111 B = 327.234 Q,11010111.0100111,小數(shù)點為界,,,0,,,,00,,,,,,,,7,2,3,2,3,4,靜態(tài)存儲器（SRAM）（4）,1K×

31、;1 靜態(tài)存儲器框圖,X地址譯碼器,字驅動器,32×32存儲矩陣,控制電路,讀/寫電路,Y地址譯碼,,,,,,,,,,,,,,,,,,,0﹕31,0 … 31,A0﹕A4,A5 … A9,WE CS,DINDOUT,,,,,TTL與非門的基本組成,,輸入級,輸出級,中間級,,T1 —多發(fā)射極晶體管：實現(xiàn)“與”運算。,TTL與非門的結構說明,,“非”,,與非門,,輸出級,“與

32、”,TTL與非門的結構說明(續(xù)),1. 任一輸入為低電平（0.3V）時,0.7V,不足以讓T2、T5導通,二、工作原理,工作原理1,0.7V,uo=5-uR2-ube3-ube4?3.4V 高電平！,邏輯關系：任0則1,工作原理(續(xù)),電位被嵌在2.1V,全反偏,?1V,2. 輸入全為高電平（3.4V）時,工作原理(續(xù)),全反偏,uF =0.3V,邏輯關系：全1則0。,工作原理(續(xù)),附: 門電路的常見邏輯符號,,聘請助教啟示,