signaltap使用指南

1、隨著FPGA設計任務復雜性的不斷提高FPGA設計調試工作的難度也越來越大在設計驗證中投入的時間和花費也會不斷增加?為了讓產(chǎn)品更快投入市場設計者必須盡可能減少設計驗證時間這就需要一套功能強大且容易使用的驗證工具?AlteraSignalTapⅡ邏輯分析儀可以用來對AlteraFPGA內部信號狀態(tài)進行評估幫助設計者很快發(fā)現(xiàn)設計中存在問題的原因?QuartusⅡ軟件中的軟件中的SignalTapⅡ邏輯分析儀是非插入式的邏輯分析儀是非插入式的可

2、升級可升級易于操作且對易于操作且對QuartusⅡ用戶用戶?SignalTapⅡ邏輯分析儀允許設計者在設計中用探針的方式探查內部邏輯分析儀允許設計者在設計中用探針的方式探查內部信號狀態(tài)信號狀態(tài)幫助設計者調試幫助設計者調試FPGA設計設計?SignalTapⅡ邏輯分析儀支持下面的器件系列邏輯分析儀支持下面的器件系列:StratixⅡ?Stratix?StratixGX?CycloneⅡ?Cyclone?APEXⅡ?APEX20KE?APE

3、X20KC?APEX20K?Excalibur和Mercury?10.1在設計中嵌入在設計中嵌入SignalTapⅡ邏輯分析儀邏輯分析儀在設計中嵌入在設計中嵌入SignalTapⅡ邏輯分析儀有兩種方法邏輯分析儀有兩種方法:第一種方法是建立一個第一種方法是建立一個SignalTapⅡ文件文件(.stp)然后定義然后定義STP文件的詳細內容文件的詳細內容第二種方法是用第二種方法是用MegaWizardPlugInManager建立并配置建立

4、并配置STP文件文件然后用然后用MegaWizard實例化一個實例化一個HDL輸出模塊輸出模塊?圖10.1給出用這兩種方法建立和使用給出用這兩種方法建立和使用SignalTapⅡ邏輯分析儀的過程邏輯分析儀的過程?10.1.1使用STP文件建立嵌入式邏輯分析儀1.創(chuàng)建STP文件STP文件包括SignalTapⅡ邏輯分析儀設置部分和捕獲數(shù)據(jù)的查看?分析部分?創(chuàng)建一個STP文件的步驟如下:(1)在QuartusⅡ軟件中選擇File→New命令

5、?(2)在彈出的New對話框中選擇OtherFiles標簽頁從中選擇SignalTapⅡFile如圖10.2所示?上面的操作也可以通過Tools→SignalTapⅡLogicAnalyzer命令完成這種方法也可以用來打開一個已經(jīng)存在的STP文件?2.設置采集時鐘在使用SignalTapⅡ邏輯分析儀進行數(shù)據(jù)采集之前首先應該設置采集時鐘?采集時鐘在上升沿處采集數(shù)據(jù)?設計者可以使用設計中的任意信號作為采集時鐘但Altera建議最好使用全局時

6、鐘而不要使用門控時鐘?使用門控時鐘作為采集時鐘有時會得到不能準確反映設計的不期望數(shù)據(jù)狀態(tài)?QuartusⅡ時序分析結果給出設計的最大采集時鐘頻率?設置SignalTapⅡ采集時鐘的步驟如下:(1)在SignalTapⅡ邏輯分析儀窗口選擇Setup標簽頁?(2)點擊Clock欄后面的BrowseNodeFinder按鈕打開NodeFinder對話框?(3)在NodeFinder對話框中在Filter列表中選擇SignalTapⅡ:pres