基于DSP的嵌入式智能交通監(jiān)控系統(tǒng)前端設備設計與實現(xiàn).pdf

1、快速發(fā)展的城市交通和日益增加的機動車保有量對城市交通執(zhí)法和管理提出了更高的要求。為了保證交通執(zhí)法證據(jù)的準確、科學和有效性,并實現(xiàn)24小時不間斷的交通監(jiān)督、管理和控制,需要引入無人值守的自動化監(jiān)控設備和系統(tǒng)。計算機硬件性能的日新月異和數(shù)字圖像和視頻處理技術的快速發(fā)展使得上述系統(tǒng)的實現(xiàn)成為可能。當前,城市交通監(jiān)控系統(tǒng)雖然已有不少應用,但是仍然存在成本較高,可靠性較差,設備分散運行等缺陷,尚未形成一個完整的、信息共享的智能交通管理監(jiān)控系統(tǒng)。<

2、br>　　 本課題研究對象為智能交通監(jiān)控系統(tǒng)中的路口監(jiān)控,其監(jiān)測情形相對最為復雜,相應的軟硬件稍作修改便可用于其余交通監(jiān)控應用。目前投入實際應用的相關系統(tǒng)多數(shù)基于通用PC機,存在成本高、可靠性差等缺陷。因此本課題提出一種基于DSP的嵌入式智能交通監(jiān)控系統(tǒng)。本文可劃分為硬件和軟件兩部分:硬件包含硬件原理圖設計,PCB布局布線;軟件部分涉及軟件架構流程設計,底層操作系統(tǒng)移植和車輛視頻檢測算法設計。
　　 硬件設計首先針對系統(tǒng)設計要

3、求完成總體方案設計,包括攝像頭布置方案,視頻處理軟硬件資源分配,處理器選型論證。硬件電路原理詳細設計主要包括DDR2內存,閃存,外圍設備與接口電路與電源系統(tǒng)設計。鑒于課題采用主頻高達594MHz的TMS320DM6446芯片和時鐘頻率533MHz的DDR2內存芯片,導致高速數(shù)字信號產生反射、串擾等信號完整性問題不可忽視,故系統(tǒng)電路板最少需采用6層印制電路板(PCB)才能保證正常運行。在多層PCB設計階段,引入具備全面可靠高速數(shù)字設計能力

4、的Cadence SPB16.2互聯(lián)設計平臺和Mentor Graphics Hyperlynx8.0作為系統(tǒng)電路設計,布局與仿真的軟件工具,重點研究了高速差分信號和DDR2的信號完整性分析和仿真。同時在設計時充分考慮了系統(tǒng)的EMC/EMI。
　　 軟件設計在提出總體軟件流程的基礎之上,本文完成了自舉程序設計,嵌入式Linux操作系統(tǒng)內核移植,文件系統(tǒng)移植,實現(xiàn)了系統(tǒng)應用軟件開發(fā)平臺的構建。在應用軟件層面,本文給出了一種基于背景