基于閃存陣列的數(shù)據(jù)匯集系統(tǒng)的設計與實現(xiàn).pdf

1、隨著數(shù)字化、網(wǎng)絡化以及大數(shù)據(jù)的推廣,存儲測試也朝著大容量、多通道、多接口形式以及分布式的方向發(fā)展。為此本課題設計了基于閃存陣列的數(shù)據(jù)匯集系統(tǒng),并提出系統(tǒng)設計方案。系統(tǒng)包含兩部分,分別是負責存儲的NAND FLASH陣列和對多路數(shù)據(jù)進行接收、編幀和發(fā)送的系統(tǒng)。
　　NAND FLASH陣列的規(guī)模為4×4,采用位擴展技術進行構建;采用DMA技術和分時加載的方式可以將其存儲速度提高到64MB/S,同時針對 FLASH的無效塊管理問題,選

2、擇了控制邏輯易實現(xiàn)的全相關的管理方法。在此基礎之上,介紹了采用SOPC技術實現(xiàn)的存儲陣列的內(nèi)部框圖以及對系統(tǒng)的控制的軟件流程圖。
　　數(shù)據(jù)匯集系統(tǒng)則主要由數(shù)據(jù)接收模塊,數(shù)據(jù)緩存 FIFO,FIFO讀寫控制單元,編幀單元,長線傳輸單元組成。數(shù)據(jù)接收模塊完成多通道、多接口形式數(shù)據(jù)的接收,在FIFO讀寫控制單元的控制下,FIFO將數(shù)據(jù)進行緩存;編幀單元則是將緩存的數(shù)據(jù)有序地、準確地取出,并對這些數(shù)據(jù)進行編幀處理,提高數(shù)據(jù)接收的可靠性;編