低功耗數(shù)?；旌闲盘?hào)轉(zhuǎn)換芯片研究與設(shè)計(jì).pdf

1、隨著通訊系統(tǒng)、生物醫(yī)學(xué)設(shè)備和便攜式電子產(chǎn)品等應(yīng)用領(lǐng)域的不斷發(fā)展，低功耗、低成本和高性能的數(shù)?；旌闲盘?hào)轉(zhuǎn)換芯片（模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器）成為當(dāng)今集成電路設(shè)計(jì)者追求的一個(gè)熱門方向。本文的研究?jī)?nèi)容來源于國(guó)家自然科學(xué)基金項(xiàng)目（編號(hào)：61161003），基于低功耗、小面積的理念，針對(duì)模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器進(jìn)行研究，主要內(nèi)容分為以下三個(gè)部分：
　?。?）研究并設(shè)計(jì)了一款低功耗高信噪比的8位SAR ADC，分析了功耗和誤差來源，并提出一款高速高

2、精度比較器?；赟MIC0.18um CMOS工藝進(jìn)行設(shè)計(jì)并流片，芯片面積為0.11mm2。測(cè)試結(jié)果表明，在1.8V電源電壓下，當(dāng)采樣率為1MS/s時(shí)，SFDR為61.8dB，有效位數(shù)為7.72位，功耗為67.5uW。針對(duì)SAR ADC，本設(shè)計(jì)的創(chuàng)新點(diǎn)如下：
　　①提出一種無運(yùn)放電容級(jí)聯(lián)式分段耦合DAC，減小了整體功耗和芯片面積。
　?、谔岢鲆豢顜в休敵鍪д{(diào)電壓自校準(zhǔn)技術(shù)的動(dòng)態(tài)鎖存比較器，提高了精度，同時(shí)增加一條額外的正反饋

3、支路，增大了速度；同時(shí)引入隔離開關(guān)，明顯的減弱了踢回噪聲的影響。
　?。?）研究并設(shè)計(jì)了一款低功耗8位R_2R DAC，分析了傳統(tǒng)電路結(jié)構(gòu)的非理想特性；采用 CMOS開關(guān)，減弱時(shí)鐘饋通效應(yīng)；對(duì)電阻陣列進(jìn)行參數(shù)優(yōu)化；采用傳統(tǒng)的兩級(jí)運(yùn)算放大器構(gòu)成積分器，并對(duì)其功耗、帶寬和增益進(jìn)行優(yōu)化?；?.18um CMOS工藝設(shè)計(jì)一款低功耗8位R-2R DAC，芯片版圖面積為0.29mm2。仿真結(jié)果表明，在1.8V電源電壓下，當(dāng)轉(zhuǎn)換率為1MHz時(shí)

4、，該電路的擺幅為16.4mV-1.79V，DNL和INL均小于1/2LSB，反應(yīng)時(shí)間為0.1us，功耗為0.561mW。
　?。?）內(nèi)置基準(zhǔn)源為ADC和DAC提供參考電壓，其性能優(yōu)劣直接影響著整體電路的性能，因此本文將基準(zhǔn)電壓源作為研究重點(diǎn)。提出兩款超低功耗、無片上電阻、無BJT的基于亞閾值CMOS特性的基準(zhǔn)電壓源。第一款基準(zhǔn)源具有功耗低、溫漂小的特點(diǎn)；第二款基準(zhǔn)源的功耗極低，電源抑制比高，并進(jìn)行流片驗(yàn)證。針對(duì)基準(zhǔn)電壓源設(shè)計(jì)的創(chuàng)新