基于130nm CMOS的低壓低功耗音頻Sigma-Delta調(diào)制器的研究與設計.pdf

1、由于高精度的優(yōu)勢，Sigma-Delta(ΣΔ)調(diào)制器在音頻設備、儀器測量、通信和傳感器等領域得到廣泛應用。隨著多媒體SOC芯片的蓬勃發(fā)展，國內(nèi)自主研發(fā)出低功耗、低成本、高精度的音頻ΣΔADC成為迫切需要。同時為了延長電子設備待機時間和集成更多有用的模塊，針對這種需求，本文研究和設計一款低壓低功耗基于音頻應用的ΣΔADC非常具有現(xiàn)實意義。最近幾年，國內(nèi)外設計ΣΔADC的最新趨勢是選用低功耗的量化器進行多比特量化，但量化噪聲和DAC非線性

2、導致的噪聲，成為影響系統(tǒng)信噪失真比(signal-to-noise and distortion ratio，SNDR)的主要因素。
　　本文結合采用幾種關鍵技術來降低功耗和提高系統(tǒng)SNDR。低功耗的實現(xiàn)主要從兩個方面著手，一方面文中調(diào)制器工作在0.6V低壓下，系統(tǒng)引入前饋路徑和多比特反饋結構來降低積分通路信號擺幅，并且積分器使用相關雙采樣技術來降低積分泄漏和提高有效增益;另一方面，本文首次提出前饋通路和積分通路分別量化后數(shù)字相加

3、的方法，來避免無源相加導致的信號衰減和有源相加帶來的面積、功耗問題。這幾個關鍵技術都降低了運放的輸入輸出擺幅，對其帶寬和增益的要求降低，從而降低功耗。在提高系統(tǒng)SNDR方面，設計主要面臨量化噪聲和DAC非線性引起調(diào)制器性能下降的難題。本文中的ΣΔ調(diào)制器采用8-bit逐次逼近型ADC作為前饋量化器，取代傳統(tǒng)Flash型量化器，對系統(tǒng)進行深度量化，降低量化噪聲。另外，采用數(shù)據(jù)權重平均技術來解決多比特反饋系統(tǒng)中DAC的非線性問題，它對DAC的