反熔絲FPGA布局布線算法研究及CAD軟件開發(fā).pdf

1、現(xiàn)場可編程門陣列（Field Programmable Gate Array, FPGA）是一種包含大量可配置的邏輯資源和布線資源、用戶可編程的邏輯器件。使用FPGA能夠大大縮短ASIC電路的設(shè)計周期，同時也降低了設(shè)計成本和設(shè)計風(fēng)險。反熔絲FPGA具有抗輻射能力強(qiáng)、耐高低溫、功耗低、速度快、安全性高等顯著優(yōu)點，因此在國防軍事、衛(wèi)星通信和航空航天領(lǐng)域存在廣泛的應(yīng)用。然而我國對于反熔絲FPGA的研究處于剛剛起步的階段，尤其是針對反熔絲FPG

2、A CAD軟件的研究更是有待于突破與解決。本文以此為背景，對反熔絲FPGA的相關(guān)算法及CAD軟件開發(fā)做了以下幾個方面的工作。
　?。?）提出了一種線長驅(qū)動的布局算法。不同于經(jīng)典的島型FPGA，反熔絲FPGA的布線資源數(shù)目在水平方向和垂直方向存在較大差異，水平布線資源的數(shù)目遠(yuǎn)遠(yuǎn)多于垂直布線資源的數(shù)目。針對上述反熔絲FPGA的結(jié)構(gòu)特點，本文對于VPR中的模擬退火布局算法進(jìn)行了改進(jìn)，在線性擁擠成本函數(shù)中引入了新的成本因子，從而有效地提高

3、了反熔絲FPGA中垂直布線資源的利用率。實驗結(jié)果表明，與VPR布局算法相比，該方法不僅優(yōu)化了線網(wǎng)總長度，使得線網(wǎng)總長度平均減少了12％，同時還減少了編程的水平反熔絲數(shù)目。
　?。?）提出了一種提高反熔絲FPGA容錯能力的新方法。該方法能夠針對反熔絲FPGA中特有的故障類型——反熔絲單元的故障進(jìn)行容錯處理，其基本思想是在FPGA布線時預(yù)留下更多的對稱互連線資源，當(dāng)發(fā)生反熔絲故障時利用對稱互連線資源來形成新的信號通路，從而繞開故障的反

4、熔絲單元。該方法盡管在布線時引入了額外的信號延時，但能夠保證容錯處理后的電路性能幾乎不變。實驗結(jié)果表明，當(dāng)FPGA布線資源固定時，該方法在布線階段有效增加了對稱線段的預(yù)留量，預(yù)留量平均可增加30.4%，最高可達(dá)100%；當(dāng)預(yù)留量達(dá)到100%時，F(xiàn)PGA的單個反熔絲故障都可以通過容錯消除該故障。
　　（3）提出了基于偽布爾可滿足性的多層次布線算法。該算法將反熔絲FPGA的通道布線問題轉(zhuǎn)換為偽布爾優(yōu)化問題，并利用先進(jìn)的偽布爾求解器進(jìn)行

5、求解。該算法不僅能夠得到較好的布線結(jié)果，還可以準(zhǔn)確判斷電路的可布通性。此外，為了提高算法的性能以及減少運(yùn)行時間，本文還提出了多層次的布線方法，該方法每次僅對部分線網(wǎng)進(jìn)行布線并且在布線失敗的情況下回溯至上一層次。實驗結(jié)果表明該布線算法能夠在合理的時間范圍內(nèi)提供高質(zhì)量的布線結(jié)果，并且具有最佳的收斂率。
　　（4）設(shè)計了一套完整的反熔絲FPGA CAD系統(tǒng)。該CAD系統(tǒng)通過整合成熟的商業(yè)軟件以及學(xué)術(shù)界的開源軟件，并自主設(shè)計了部分軟件以完

6、成FPGA的整個設(shè)計流程。在工藝映射工具E2fmt中建立了針對ACT2系列反熔絲FPGA的通用庫和目標(biāo)庫，并且允許用戶通過更新配置文件來生成新的工藝映射庫。修改VPR中的布局布線算法，在其中采用了線長驅(qū)動的布局算法和基于偽布爾可滿足性的多層次布線算法，使得VPR能夠支持反熔絲FPGA的布局布線。此外，在位流生成工具Streamline中采用新的位流生成算法，該算法通過將FPGA劃分成若干區(qū)域來確定每一個反熔絲單元的具體坐標(biāo)值。用戶可以方

7、便地在圖形用戶界面下完成反熔絲FPGA的設(shè)計流程。使用該CAD系統(tǒng)對反熔絲FPGA芯片A1240A進(jìn)行了編程下載，測試結(jié)果驗證了CAD系統(tǒng)的有效性和實用性。
　?。?）提出了一種新型的基于柵氧反熔絲的位單元電路。由于柵氧反熔絲存在導(dǎo)通電阻值較大并且分布離散的特點，因此無法直接應(yīng)用于反熔絲FPGA中。新型位單元電路克服了上述柵氧反熔絲的缺點，它是由兩個反熔絲單元、一個選擇晶體管和一個高壓隔離晶體管所組成，能夠輸出十分穩(wěn)定的邏輯電平以