版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、鎖相環(huán)在電子學、無線通信、有線通信等領域應用廣泛,主要用在產(chǎn)生時鐘、頻率合成和數(shù)據(jù)恢復等電路中。集成電路的工藝尺寸伴隨著科技的進步在不斷減小,鎖相環(huán)的最高工作頻率不斷增高,抖動和噪聲性能已經(jīng)成為制約其發(fā)展的一大因素。而且隨著我國航空航天事業(yè)的進步,越來越多的含有鎖相環(huán)的芯片被應用到了具有輻射效應的環(huán)境中,因此就要求鎖相環(huán)不僅要具備低噪聲、低抖動、低功耗等特點,還應具備抗輻射能力。
為應對上述需求,本論文基于0.13um CMO
2、S工藝展開對高性能、抗SET鎖相環(huán)的研究。重點關注鎖相環(huán)的SET效應分析及加固技術,同時注重研究其低抖動、寬頻率范圍等性能。以實現(xiàn)低噪聲寬調節(jié)范圍抗SET鎖相環(huán)芯片和IP核為目標,本文主要工作和創(chuàng)新包括:
?。?)基于鎖相環(huán)各個子模塊的基本工作原理??紤]到本文鎖相環(huán)的輻射應用環(huán)境,最終以系統(tǒng)穩(wěn)定性和恢復速度為前提選取抖動最低時的環(huán)路參數(shù)。在加固措施不改變環(huán)路參數(shù)的情況下,PLL將兼顧低噪聲和抗SET性能。然后根據(jù)已選定的環(huán)路參數(shù)
3、來設計電路:保證PLL環(huán)路無死區(qū);保證CP的低失配比;通過比較多種壓控振蕩器的工作特點,并計算了帶前饋通道的環(huán)形壓控振蕩器的傳遞函數(shù),分析其振蕩頻率和噪聲性能,設計了具有低相位噪聲和寬輸出頻率范圍的壓控振蕩器。
?。?)對加固前的PLL進行了一系列仿真,在其可調范圍、抖動、噪聲等性能達到論文提出的指標前提下,對其進行了SET實驗。SET實驗所用脈沖電流來自TCAD模擬結果,基于SET響應的四項評價指標,確定出電路級敏感結點的位置
4、,并詳細分析了該結點敏感的原因,采取了合理的方法對這些敏感結點進行了加固。通過對比加固前后的仿真結果,可以證明加固措施的有效性,各項SET響應評價指標較加固前下降了95%以上。
?。?)最后對數(shù)模混合電路版圖設計要注意的問題進行了總結、分析,詳細說明了本文PLL在模塊級、系統(tǒng)級、互連級的版圖繪制技巧,以達到繪制低噪聲、抗SET版圖的目標。最后對已完成的PLL版圖在不同的PVT條件下進行了充分的模擬驗證。驗證結果表明,本論文低噪聲
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低噪聲鎖相環(huán)設計.pdf
- 寬頻率范圍低抖動鎖相環(huán)設計.pdf
- 低噪聲電荷泵鎖相環(huán)分析與設計.pdf
- 高速低噪聲電荷泵鎖相環(huán)設計.pdf
- 寬頻率范圍低抖動鎖相環(huán)的研究與設計.pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設計.pdf
- 低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 基于CMOS工藝的低噪聲鎖相環(huán)的研究與設計.pdf
- 鎖相環(huán)頻率合成器的設計與實現(xiàn).pdf
- 鎖相環(huán)頻率合成器建模、設計與實現(xiàn).pdf
- 低噪聲電荷泵鎖相環(huán)電路設計理論與技術.pdf
- 抗輻射鎖相環(huán)設計.pdf
- 多相位抗輻照鎖相環(huán)的設計與實現(xiàn).pdf
- 鎖相環(huán)頻率綜合器關鍵電路設計與實現(xiàn).pdf
- 基于鎖相環(huán)技術頻率合成研究與設計.pdf
- 一種通信用低噪聲電荷泵鎖相環(huán)的研究與設計.pdf
- 鎖相環(huán)頻率綜合器的設計與優(yōu)化.pdf
- 鎖相環(huán)頻率合成器研究與設計.pdf
- 鎖相環(huán)pll的設計與實現(xiàn)
- 鎖相環(huán)PLL頻率和成器及CMOS實現(xiàn).pdf
評論
0/150
提交評論