鎖相環(huán)電路的設(shè)計(jì)及相位噪聲分析.pdf_第1頁(yè)
已閱讀1頁(yè)，還剩85頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、該論文設(shè)計(jì)了一個(gè)電荷泵鎖相環(huán)電路，研究了其相位噪聲特性并對(duì)該鎖相環(huán)進(jìn)行了詳細(xì)的模擬。該鎖相環(huán)主要用于MCU中的時(shí)鐘產(chǎn)生模塊，其輸出的時(shí)鐘信號(hào)占空比為50％，頻率為128MHz，最高頻率可以達(dá)到192MHz，可以滿足在高速M(fèi)CU系列集成電路的要求。 設(shè)計(jì)中采用了自頂向下的方法，對(duì)電荷泵鎖相環(huán)電路從系統(tǒng)級(jí)開(kāi)始研究，逐步過(guò)渡到晶體管級(jí)的模塊的設(shè)計(jì)。首先，應(yīng)用Matlab數(shù)學(xué)工具以及VerilogA語(yǔ)言建立了鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型和行為級(jí)

2、模型，對(duì)環(huán)路參數(shù)進(jìn)行了優(yōu)化。其次，在確定了模塊的指標(biāo)后，對(duì)每一個(gè)模塊進(jìn)行了詳細(xì)的設(shè)計(jì)與模擬，包括基準(zhǔn)源，相位頻率探測(cè)器(PFD)，電荷泵(ChargePump)，低通濾波器(LPF)，電壓控制振蕩器(VCO)和分頻器(Divider)。然后，將模塊組合成為系統(tǒng)后，分析了系統(tǒng)在不同的工藝、溫度和電源電壓下的工作情況，從模擬結(jié)果可以看出，各個(gè)模塊以及整體鎖相環(huán)電路的設(shè)計(jì)均達(dá)到了設(shè)計(jì)要求。最后，完成了版圖的繪制與驗(yàn)證工作并已交付Foundry

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論