基于鎖相環(huán)的頻率合成器設計.pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、作為頻率合成器的實現方式己經成為當代微處理器關鍵技術之一。隨著時鐘頻率的不斷提高,它對微處理器的性能的影響也越來越大。
　　 本文基于CMOS工藝完成了一種電荷泵鎖相環(huán)頻率合成器的設計。首先對鎖相環(huán)頻率合成器的組成和原理進行了介紹,分析了其結構和各組成模塊的工作原理及線性模型。然后詳細論述了電路的設計過程,包括鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器等電路模塊的分析和設計。其中,鑒頻鑒相器采用了低功耗設計并實現了對電荷泵死區(qū)的

2、消除;電荷泵設計實現了低功耗、電流匹配以及電荷共享效應的消除;環(huán)路濾波器設計考慮對環(huán)路性能的影響采用了二階無源濾波器方案;差分環(huán)形壓控振蕩器采用了良好的調節(jié)方式并進行了降噪處理。另外本文對于鎖相環(huán)頻率合成器相關的相位噪聲和抖動進行了分析并給出了降噪處理方式。最后,對所設計的電路進行了性能仿真并做了分析。
　　 本文電路設計采用0.18μm3.3V CMOS工藝實現。仿真分析結果表明:鎖相環(huán)環(huán)路的鎖定時間在100us左右,VCO的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論