某電子控制系統(tǒng)自動(dòng)測(cè)試系統(tǒng)開發(fā)及SRAM內(nèi)建測(cè)試方法研究.pdf

1、本文由自動(dòng)測(cè)試系統(tǒng)(Automatic Test System，ATS)開發(fā)和SRAM（靜態(tài)隨機(jī)讀寫存儲(chǔ)器）內(nèi)建測(cè)試方法研究?jī)刹糠纸M成。首先，電子控制系統(tǒng)是某型號(hào)大型電子裝備的核心控制部件，有必要對(duì)其進(jìn)行全面的功能、性能檢測(cè)和故障診斷等工作。目前普遍采用內(nèi)建測(cè)試(Built in Test，BIT)技術(shù)和自動(dòng)測(cè)試(Automatic Test，AT)技術(shù)開展電子產(chǎn)品的可測(cè)試性工作。然而，該技術(shù)面臨故障檢測(cè)率(Fault Detectio

2、n Rate，F(xiàn)DR)低、故障虛警率(Fault Alarm Rate，F(xiàn)AR)高等問(wèn)題，嚴(yán)重降低其診斷結(jié)果的可信度。因此，在第二部分進(jìn)行了對(duì)SRAM內(nèi)建測(cè)試方法的深入研究，從故障模型和測(cè)試算法研究與優(yōu)化入手，改進(jìn)測(cè)試算法使其能檢測(cè)出更多的SRAM故障。除此之外，可測(cè)試性工作通常由各科研單位獨(dú)立研制，缺乏統(tǒng)一性、規(guī)范性和通用性。因此，在充分考慮現(xiàn)狀之后，本文開展以下研究工作:
　　(1)以往的測(cè)試方法是根據(jù)硬件電路的可測(cè)試點(diǎn)建立測(cè)

3、試項(xiàng)目，然而該方法不具有通用性且測(cè)試覆蓋率較低。本文將電子控制系統(tǒng)劃分為六大功能模塊，并分析各功能模塊的故障模型、BIT設(shè)計(jì)特點(diǎn)，為其建立內(nèi)建測(cè)試項(xiàng)目。
　　(2)在集成CPCI板卡的自動(dòng)測(cè)試設(shè)備上開發(fā)自動(dòng)測(cè)試系統(tǒng)上位機(jī)平臺(tái)，以衡量BIT對(duì)電子產(chǎn)品故障診斷能力。同時(shí)，為了減少同類自動(dòng)測(cè)試設(shè)備的開發(fā)周期、成本以及提高軟件后期維修和維護(hù)便利性，開發(fā)類驅(qū)動(dòng)接口層軟件，分離了上層界面和底層驅(qū)動(dòng)，此方法具有較好的可移植性。
　　(3)

4、針對(duì)故障檢測(cè)率低的問(wèn)題，本文將研究重心轉(zhuǎn)移到存儲(chǔ)器故障檢測(cè)上。由于存儲(chǔ)器成為SoC中極為重要的組成部分且存儲(chǔ)器在SoC占據(jù)極高的面積比例，本文重點(diǎn)針對(duì)存儲(chǔ)器之一的靜態(tài)隨機(jī)讀寫存儲(chǔ)器(Static Random Access Memory,SRAM)故障模型及其測(cè)試算法進(jìn)行深入研究，并針對(duì)每一種單一故障和耦合故障總結(jié)其最簡(jiǎn)測(cè)試算法，經(jīng)過(guò)合并優(yōu)化，然后推導(dǎo)出具有較高故障檢測(cè)率的March C-SOF+算法。提高SRAM的故障檢測(cè)率從而提高整