12位高速流水線ADC的研究和設計.pdf

1、隨著通訊技術的不斷發(fā)展，模數(shù)信號之間的轉換逐漸成為制約一個系統(tǒng)性能的關鍵因素。因為流水線結構可以把一個高精度的系統(tǒng)分成多個低精度的模塊分別實現(xiàn)，同時也可以達到高速，所以本文采用流水線結構來實現(xiàn)12bit的高速ADC。
　　本文詳細研究了高速高精度流水線模數(shù)轉換器的原理，并基于65nm CMOS工藝設計了一個12bit500MSPS高速ADC。本文首先介紹了流水線ADC的工作原理和性能指標;然后對各個關鍵模塊可能出現(xiàn)的誤差進行分析，

2、以及確定各器件參數(shù);最終確定了流水線ADC的整體架構為1.5b*3+2.5b*3+3b。
　　運放是流水線ADC的核心模塊，是影響ADC性能的主要模塊之一。本文采用了兩級結構實現(xiàn)了高增益高帶寬，其中第一級采用增益增強型折疊共源共柵結構來實現(xiàn)高增益，并且通過提高輸入對管的跨導來實現(xiàn)高帶寬，而第二級則采用共源放大結構來實現(xiàn)高輸出擺幅。為了減小開關導通電阻非線性引起的非線性誤差，本文采用了帶襯底調整的自舉開關電路，保證開關管的柵源電壓保

3、持恒定，從而降低了采樣開關的非線性，提高了ADC的精度。同時，為了保證輸入到MDAC電路和子ADC電路的信號保持同步，本文采用了電荷重分布型采樣保持電路作為前端采保電路。
　　本文采用65nm CMOS工藝完成電路原理圖的搭建和版圖的布局，并通過Cadance Spectre仿真軟件完成仿真和后仿真，電源電壓為1.2V。仿真結果表明，采保電路中的運放增益為76.5dB，單位增益帶寬積為2.9GHz，相位裕度為63°。在500MSP