芯片外圍接口的靜電防護(hù)電路及版圖設(shè)計(jì).pdf

1、物體表面過(guò)?；虿蛔愕撵o止電子，就是靜電，靜電是正負(fù)電荷失去平衡的結(jié)果。靜電放電是指的是由于直接接觸或電感應(yīng)產(chǎn)生的電荷轉(zhuǎn)移。靜電放電現(xiàn)象產(chǎn)生的影響對(duì)大部分電子產(chǎn)品來(lái)說(shuō)幾乎是致命的，對(duì)于微電子產(chǎn)品的影響更甚。靜電放電（ESD）產(chǎn)生的瞬間能量會(huì)損壞絕大部分的半導(dǎo)體器件和半導(dǎo)體集成電路，導(dǎo)致芯片癱瘓，為了保護(hù)芯片內(nèi)部電路，我們有必要在芯片的外圍接口處設(shè)置靜電防護(hù)電路以旁路ESD電流。
　　本論文首先介紹了靜電放電的概念，靜電放電保護(hù)技術(shù)的

2、發(fā)展以及靜電放電對(duì)芯片的嚴(yán)重危害，在這個(gè)基礎(chǔ)上再詳盡的列出了靜電放電的幾種基本模型，ESD失效模式及失效機(jī)理，ESD防護(hù)電路的設(shè)計(jì)結(jié)構(gòu)，ESD失效電壓測(cè)試原理機(jī)制，以及ESD版圖的一些注意事項(xiàng)工藝等內(nèi)容，以這些資料作為理論基礎(chǔ)，再研究設(shè)計(jì)了一款靜電放電保護(hù)電路。
　　本論文的題目為芯片外圍接口的靜電防護(hù)電路及版圖設(shè)計(jì)?；贕GNMOS（柵地NMOS）管有一個(gè)橫向的寄生NPN管，這個(gè)橫向寄生的NPN管產(chǎn)生雪崩擊穿時(shí)能夠旁路掉靜電放電

3、產(chǎn)生的大電流，該靜電放電保護(hù)電路采用的GGNMOS結(jié)構(gòu)的設(shè)計(jì)電路。本設(shè)計(jì)的主要設(shè)計(jì)內(nèi)容為版圖設(shè)計(jì)。版圖設(shè)計(jì)是在cadence平臺(tái)設(shè)計(jì)的。一般的靜電防護(hù)電路有柵指和多邊形兩種結(jié)構(gòu)，由于多邊形結(jié)構(gòu)的版圖相對(duì)于柵指結(jié)構(gòu)有能夠使靜電放電電流均勻的泄放等優(yōu)點(diǎn)，本電路的版圖設(shè)計(jì)采用的八邊形結(jié)構(gòu)設(shè)計(jì)。使用的是silterra公司的0.18um的CMOS工藝。為了使ESD保護(hù)電路性能更為完善，應(yīng)用了Saliside工藝。在最后用ESD測(cè)試機(jī)器KEYTE