基于FPGA的PCIE網(wǎng)絡(luò)加密卡設(shè)計.pdf

1、在互聯(lián)網(wǎng)的飛速發(fā)展和全球信息化進程的推進下，網(wǎng)絡(luò)安全問題隨之不斷加劇?；诳删幊踢壿嬈骷挠布用芗夹g(shù)存在許多的優(yōu)勢，如并行執(zhí)行、設(shè)計靈活、可靠性高、保密性好和可擴展性等。本篇文章依據(jù)網(wǎng)絡(luò)傳輸協(xié)議、數(shù)據(jù)傳輸原理和網(wǎng)絡(luò)加密技術(shù)設(shè)計和實現(xiàn)了基于FPGA的PCIE網(wǎng)絡(luò)加密卡。本次設(shè)計的網(wǎng)絡(luò)加密卡具有實用性強和可擴展性的優(yōu)點，且在信息安全領(lǐng)域有著良好的應(yīng)用前景。
　　本設(shè)計主要基于FPGA的開發(fā)環(huán)境以VHDL/Verilog語言來實現(xiàn)對網(wǎng)

2、絡(luò)數(shù)據(jù)的加解密功能，即在發(fā)送過程中對數(shù)據(jù)進行加密，然后通過互聯(lián)網(wǎng)進行加密數(shù)據(jù)的傳輸，在接收過程中對網(wǎng)絡(luò)傳輸來的加密數(shù)據(jù)進行解密。該設(shè)計實現(xiàn)了網(wǎng)絡(luò)數(shù)據(jù)的安全加密傳輸，保證了網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)目煽啃院桶踩?。網(wǎng)絡(luò)加密卡與上位機的通信采用PCIe總線接口，使用FPGA中的邏輯設(shè)計來實現(xiàn)，從而大大縮短了開發(fā)周期，簡化了設(shè)計流程。
　　本文主要實現(xiàn)了網(wǎng)絡(luò)加密卡的系統(tǒng)功能。本文首先對網(wǎng)絡(luò)加密卡進行硬件總體框架設(shè)計;然后采用Artix-7系列的FP