行車記錄儀主控芯片設計及其關鍵技術研究.pdf

1、行車記錄儀主控芯片作為該系統(tǒng)的核心，其性能的好壞對行車記錄儀產(chǎn)品有著直接的影響。當前業(yè)界對智慧交通、智能駕駛等相關技術的研究方興未艾，對行車記錄儀主控芯片設計關鍵技術的研究以及內(nèi)涵的拓展具有很大的現(xiàn)實意義。
　　本文以行車記錄儀主控芯片設計為主要的研究方向，針對該芯片中最為核心的視頻編碼功能，使用VHDL開發(fā)了一個符合H.264協(xié)議的視頻編碼IP核。通過整合自研及開源IP資源，設計并實現(xiàn)了一個具備基本功能的SoC原型。接著，分析和

2、設計了芯片的ASIC實現(xiàn)流程，并對其中的邏輯綜合和可測性設計進行了初步實現(xiàn)。最后，通過軟硬件平臺的設計，構(gòu)造了一個具備基本功能的原型系統(tǒng)，并參照當前業(yè)界的發(fā)展趨勢對智能視頻分析程序設計進行了相應的探索。
　　本文工作的主要成果及創(chuàng)新點體現(xiàn)在如下幾點:
　　(1)基于VHDL設計了一個功能完整的符合H.264 Base Line的IP核，并對其中幀內(nèi)預測、幀間預測、變換編碼等部分的算法及VLSI架構(gòu)的改進進行了探索。此外，采用

3、了雙時鐘的設計來平衡不同模塊對計算速率的要求，以降低功耗。經(jīng)測試該IP可以在100MHz下實現(xiàn)單通道1080p HD/30 fps視頻編碼。
　　(2)在IP集成復用設計中，針對H.264 IP高速傳輸?shù)奶攸c，結(jié)合AHB及APB總線的優(yōu)點進行總線接口設計，將配置寄存器相關的操作使用APB接口實現(xiàn)，將高速數(shù)據(jù)通信部分交由AHB接口實現(xiàn)，提高了接口的靈活性;將敏捷開發(fā)中的測試驅(qū)動開發(fā)思想引入SoC整合過程中，提高了設計過程的可靠性。<