基于UVM的UART系統(tǒng)級(jí)驗(yàn)證平臺(tái)設(shè)計(jì).pdf

1、近年來(lái)，隨著集成電路的規(guī)模和復(fù)雜度的提升，驗(yàn)證工作的難度不斷增加。驗(yàn)證的完備性和驗(yàn)證效率的提升成為了驗(yàn)證工作的關(guān)鍵難點(diǎn)，傳統(tǒng)的驗(yàn)證語(yǔ)言已經(jīng)遠(yuǎn)遠(yuǎn)不能滿(mǎn)足當(dāng)前對(duì)集成電路驗(yàn)證的需求。
　　本文主要針對(duì)一個(gè)通用異步收發(fā)傳輸器（Universal Asynchronous Receiver/Transmitter, UART）模塊的系統(tǒng)級(jí)驗(yàn)證平臺(tái)的設(shè)計(jì)進(jìn)行了研究。該UART模塊處于一款信息處理的片上可編程系統(tǒng)(System On aProg

2、rammable Chip，SOPC)芯片之中。本驗(yàn)證平臺(tái)在充分利用通用驗(yàn)證方法學(xué)（Universal VerificationMethodology, UVM）中的工廠(chǎng)（factory）機(jī)制、序列(sequence)機(jī)制、相(phase)機(jī)制以及寄存器模型等的基礎(chǔ)上，根據(jù)系統(tǒng)級(jí)驗(yàn)證需求將平臺(tái)分成系統(tǒng)級(jí)組件和UART模塊通用驗(yàn)證組件(Universal VerificationComponent, UVC)這兩層，其中系統(tǒng)級(jí)組件包括系統(tǒng)

3、頂層、系統(tǒng)環(huán)境以及系統(tǒng)配置組件等。在系統(tǒng)級(jí)驗(yàn)證平臺(tái)和SOPC芯片系統(tǒng)的軟硬件交互方面，本文采用通用輸入輸出(General Purpose Input Output, GPIO)接口與驗(yàn)證平臺(tái)互發(fā)中斷的方式讓系統(tǒng)級(jí)驗(yàn)證平臺(tái)與芯片進(jìn)行握手操作，并使用靜態(tài)隨機(jī)存儲(chǔ)器(StaticRandom Access Memory, SRAM)進(jìn)行系統(tǒng)數(shù)據(jù)的存儲(chǔ)。另外，本文通過(guò)功能仿真來(lái)說(shuō)明了整個(gè)系統(tǒng)級(jí)驗(yàn)證平臺(tái)的數(shù)據(jù)通路，并通過(guò)搭建UART模塊的通用驗(yàn)

4、證組件、將該模塊驗(yàn)證組件集成到系統(tǒng)級(jí)驗(yàn)證環(huán)境中以及進(jìn)行該模塊的系統(tǒng)級(jí)驗(yàn)證這三大步來(lái)分析說(shuō)明本系統(tǒng)級(jí)驗(yàn)證平臺(tái)的可使用性。最后，給出了UART模塊系統(tǒng)級(jí)驗(yàn)證的覆蓋率統(tǒng)計(jì)結(jié)果，其中包括代碼覆蓋率和功能覆蓋率。
　　本課題所設(shè)計(jì)的系統(tǒng)級(jí)驗(yàn)證平臺(tái)以及編寫(xiě)的UART模塊通用驗(yàn)證組件已在作者所實(shí)習(xí)的公司的項(xiàng)目中得到應(yīng)用，且本文中UART模塊所在的SOPC芯片已進(jìn)入流片階段。同時(shí)，本文所提出的軟硬件交互方法能夠有效解決驗(yàn)證平臺(tái)與待驗(yàn)證的設(shè)計(jì)之間的