一種基于雙環(huán)控制的自適應(yīng)電壓調(diào)節(jié)電路設(shè)計(jì).pdf

1、伴隨著芯片單位面積集成器件數(shù)量的急劇增加,以及處理器工作時(shí)鐘頻率信號(hào)的不斷增高,降低處理器等設(shè)備的功耗已經(jīng)迫在眉睫。近年來(lái),自適應(yīng)電壓調(diào)節(jié)(Adaptive Voltage Scaling, AVS)技術(shù)作為一種新型有效的電源管理技術(shù)越來(lái)越受到研究者的重視。該技術(shù)可以根據(jù)不同的負(fù)載工作狀態(tài)、制造工藝和環(huán)境溫度自適應(yīng)調(diào)節(jié)變換器輸出電壓,使得設(shè)備在完成同樣任務(wù)下所消耗的能量最小。該電壓調(diào)節(jié)技術(shù)可降低負(fù)載30％-70％的功耗。
　　本文

2、在簡(jiǎn)要介紹研究背景與意義的基礎(chǔ)上,引出迄今應(yīng)用于降低處理器等負(fù)載功耗的電源管理技術(shù):DPM策略、DVS技術(shù)和 AVS技術(shù),并闡述其技術(shù)原理與發(fā)展動(dòng)態(tài)。對(duì)比DPM策略,AVS技術(shù)是通過(guò)降低負(fù)載的工作電壓而非關(guān)閉負(fù)載的供電;不同于DVS技術(shù),AVS通過(guò)檢測(cè)負(fù)載實(shí)時(shí)工作狀態(tài)形成閉合環(huán)路而非通過(guò)電壓-頻率查找表開(kāi)環(huán)調(diào)節(jié)負(fù)載工作電壓。在對(duì)基于負(fù)載運(yùn)行出錯(cuò)率、使用全數(shù)字 DC-DC和采用延遲線(xiàn)檢測(cè)三種 AVS電路的分析基礎(chǔ)上,本課題設(shè)計(jì)了一種基于雙

3、環(huán)控制的自適應(yīng)電壓調(diào)節(jié)電路。該電路使用延時(shí)線(xiàn)檢測(cè)與計(jì)數(shù)統(tǒng)計(jì)結(jié)果作為負(fù)載工作電壓是否滿(mǎn)足工作需要的判斷依據(jù),自適應(yīng)工藝、溫度和負(fù)載的需要變化調(diào)節(jié)變換器輸出電壓。芯片最終使用0.13?m CMOS工藝流片。
　　本文首先對(duì)基于雙環(huán)控制的自適應(yīng)電壓調(diào)節(jié)電路的系統(tǒng)框圖和各模塊功能做了詳細(xì)的說(shuō)明。著重闡述了所設(shè)計(jì)AVS電路在啟動(dòng)以及調(diào)頻-調(diào)壓過(guò)程中系統(tǒng)的工作流程,并對(duì)該系統(tǒng)的穩(wěn)定性從直觀上作出分析。其次,本文詳細(xì)介紹了初值設(shè)定邏輯、延時(shí)線(xiàn)檢

4、測(cè)模塊、校正算法模塊和限流快速比較器模塊的工作狀態(tài)、電路實(shí)現(xiàn)以及仿真結(jié)果。最后完成電路的整體設(shè)計(jì)與仿真、繪制版圖以及確定封裝方案。
　　本文所設(shè)計(jì)的自適應(yīng)電壓調(diào)節(jié)電路的輸入電壓范圍為2.7-4.2V,輸出電壓為0.7-1.5V,對(duì)應(yīng)的設(shè)備工作頻率為30MHz-120MHz。所設(shè)計(jì)系統(tǒng)的模擬主環(huán)路采用基于PWM調(diào)制模式的BUCK變換器模擬環(huán)路。通過(guò)與數(shù)字輔助電路以及延時(shí)線(xiàn)檢測(cè)相結(jié)合,該電壓調(diào)節(jié)電路的輸出電壓自適應(yīng)的調(diào)節(jié)大小,并具有較