基于FPGA的多通道視頻縮放研究與設計.pdf

1、隨著人們生活水平的不斷提高,固定尺寸、單一畫面的視頻圖像顯示已經(jīng)無法滿足人們的視覺要求,超高清、超大分辨率的視頻畫面顯示以及多通道視頻信號融合已逐漸成為視頻顯示的主流。若單純使用軟件算法來實現(xiàn)這些功能,將會增加核處理器CPU的運算時間和運算量,因此本論文基于降低CPU處理數(shù)據(jù)的復雜度,提出了一種可在硬件平臺上實現(xiàn)高清視頻圖像實時輸出的設計方案。
　　論文以FPGA為核處理器,實現(xiàn)對視頻信號的實時處理及整體系統(tǒng)的邏輯功能控制。設計的

2、主要內容是完成圖像縮放算法的硬件實現(xiàn),以及實現(xiàn)FPGA與外部存儲器間的高速視頻數(shù)據(jù)交互功能,首先通過MATLAB對縮放算法進行仿真,在對圖像的質量和可實時性進行權衡的基礎上,選取一種能夠用硬件語言對其理論公式進行行為級描述的插值算法。設計采用模塊化思想對系統(tǒng)進行了劃分,在XILINX公司的開發(fā)工具ISE上使用硬件描述語言VerilogHDL進行了模塊功能的實現(xiàn),并通過Isim前仿真驗證了系統(tǒng)邏輯功能的正確性,然后通過布局布線、后仿真、時