基于FPGA的多通道視頻縮放研究與設(shè)計(jì).pdf

1、隨著人們生活水平的不斷提高,固定尺寸、單一畫面的視頻圖像顯示已經(jīng)無(wú)法滿足人們的視覺要求,超高清、超大分辨率的視頻畫面顯示以及多通道視頻信號(hào)融合已逐漸成為視頻顯示的主流。若單純使用軟件算法來(lái)實(shí)現(xiàn)這些功能,將會(huì)增加核處理器CPU的運(yùn)算時(shí)間和運(yùn)算量,因此本論文基于降低CPU處理數(shù)據(jù)的復(fù)雜度,提出了一種可在硬件平臺(tái)上實(shí)現(xiàn)高清視頻圖像實(shí)時(shí)輸出的設(shè)計(jì)方案。
　　論文以FPGA為核處理器,實(shí)現(xiàn)對(duì)視頻信號(hào)的實(shí)時(shí)處理及整體系統(tǒng)的邏輯功能控制。設(shè)計(jì)的

2、主要內(nèi)容是完成圖像縮放算法的硬件實(shí)現(xiàn),以及實(shí)現(xiàn)FPGA與外部存儲(chǔ)器間的高速視頻數(shù)據(jù)交互功能,首先通過(guò)MATLAB對(duì)縮放算法進(jìn)行仿真,在對(duì)圖像的質(zhì)量和可實(shí)時(shí)性進(jìn)行權(quán)衡的基礎(chǔ)上,選取一種能夠用硬件語(yǔ)言對(duì)其理論公式進(jìn)行行為級(jí)描述的插值算法。設(shè)計(jì)采用模塊化思想對(duì)系統(tǒng)進(jìn)行了劃分,在XILINX公司的開發(fā)工具ISE上使用硬件描述語(yǔ)言VerilogHDL進(jìn)行了模塊功能的實(shí)現(xiàn),并通過(guò)Isim前仿真驗(yàn)證了系統(tǒng)邏輯功能的正確性,然后通過(guò)布局布線、后仿真、時(shí)