基于FPGA的高速多通道并行測(cè)速系統(tǒng)設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩92頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、“金屬風(fēng)暴”類武器系統(tǒng)具有高射頻、高打擊密度、攻擊性強(qiáng)等特點(diǎn),在近程領(lǐng)空防御系統(tǒng)中將發(fā)揮重要作用。但目前關(guān)于其彈群動(dòng)態(tài)參數(shù)尤其是彈丸初速測(cè)量的研究較少,針對(duì)這一現(xiàn)狀,本文設(shè)計(jì)了一種基于線圈傳感器陣列和現(xiàn)場(chǎng)可編程門陣列(FPGA)器件的高速多通道并行測(cè)速系統(tǒng)。
  本文首先對(duì)各種靶場(chǎng)測(cè)速原理進(jìn)行了研究,在此基礎(chǔ)上確定了利用線圈傳感器陣列作為前端區(qū)截裝置進(jìn)行測(cè)速。而后結(jié)合被測(cè)對(duì)象以及系統(tǒng)工作環(huán)境的特點(diǎn),依據(jù)系統(tǒng)性能指標(biāo),確定了以Alt

2、era EPⅣ系列FPGA芯片EP4CE15F17C8為測(cè)速系統(tǒng)控制核心的總體設(shè)計(jì)方案。本文依次進(jìn)行了信號(hào)調(diào)理電路、高速AD采集電路、FPGA核心控制電路等系統(tǒng)硬件模塊的設(shè)計(jì);并且通過(guò)HDL語(yǔ)言對(duì)FPGA進(jìn)行編程,實(shí)現(xiàn)了高速數(shù)據(jù)緩存、多通道并行計(jì)時(shí)、多通道協(xié)同控制等功能?;贚abVIEW軟件設(shè)計(jì)編寫了上位機(jī)程序,用于顯示測(cè)速系統(tǒng)所采集的信號(hào)波形并實(shí)時(shí)給出各通道速度測(cè)量值及目標(biāo)系統(tǒng)射頻值。
  利用實(shí)驗(yàn)室所搭建的雙通道測(cè)試平臺(tái),對(duì)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論