面向SystemC的軟錯(cuò)誤敏感度分析方法.pdf

1、隨著半導(dǎo)體制造工藝的不斷進(jìn)步，由粒子輻射、噪聲干擾等原因引起的軟錯(cuò)誤問題日益凸顯，對電路可靠性造成了越來越嚴(yán)重的影響。在電路設(shè)計(jì)階段引入軟錯(cuò)誤率評估能有效提高電路可靠性指標(biāo)，減少設(shè)計(jì)反復(fù)并節(jié)約開發(fā)成本。隨著電路設(shè)計(jì)復(fù)雜度的不斷提高以及IP復(fù)用技術(shù)的廣泛應(yīng)用，SystemC語言由于其優(yōu)越的軟硬件協(xié)同開發(fā)能力，被廣泛應(yīng)用于電子系統(tǒng)級設(shè)計(jì)，進(jìn)行高層次系統(tǒng)建模與仿真驗(yàn)證。
　　因此本文提出了一種面向SystemC電路設(shè)計(jì)的軟錯(cuò)誤敏感度分析

2、方法。這種方法通過仿真器在系統(tǒng)運(yùn)行過程中對系統(tǒng)內(nèi)部電路節(jié)點(diǎn)進(jìn)行隨機(jī)故障注入并監(jiān)測系統(tǒng)運(yùn)行結(jié)果，以此評估系統(tǒng)軟錯(cuò)誤敏感度。
　　首先，基于SystemC/Verilog語言等效性，通過對系統(tǒng) Verilog代碼的改寫實(shí)現(xiàn)測試電路的SystemC建模，并在 Modelsim軟件環(huán)境中使用混合仿真方法驗(yàn)證系統(tǒng)功能正確性。高層次SystemC建模能有效提高系統(tǒng)運(yùn)行速度。其次，以系統(tǒng)內(nèi)模塊接口信號以及模塊內(nèi)部所有信號作為故障注入點(diǎn)能模擬絕大

3、多數(shù)軟錯(cuò)誤現(xiàn)象，并在軟錯(cuò)誤敏感度指標(biāo)中引入模塊面積對系統(tǒng)總體軟錯(cuò)誤率的影響，可以有效提高軟錯(cuò)誤率分析精度。再者，在保證統(tǒng)計(jì)分析精度前提下，使用分層抽樣策略對故障注入樣本空間進(jìn)行壓縮，通過減少故障注入實(shí)驗(yàn)數(shù)提高仿真故障平臺的運(yùn)行效率。
　　驗(yàn)證實(shí)驗(yàn)以基于OR1200處理器的最小系統(tǒng)的SystemC模型為測試電路，使用仿真故障注入方法以及仿真加速策略構(gòu)建故障注入平臺。在此基礎(chǔ)上，使用分層抽樣策略進(jìn)行共計(jì)約30萬次的故障注入實(shí)驗(yàn)，結(jié)合系