實(shí)時(shí)操作系統(tǒng)任務(wù)調(diào)度算法的硬件實(shí)現(xiàn).pdf

1、實(shí)時(shí)操作系統(tǒng)在整個(gè)嵌入式系統(tǒng)中扮演著重要的角色,控制著整個(gè)系統(tǒng)的工作與運(yùn)轉(zhuǎn),實(shí)時(shí)操作系統(tǒng)一個(gè)性能的優(yōu)劣將對(duì)整個(gè)系統(tǒng)的所有性能產(chǎn)生直接的影響。已有的實(shí)時(shí)操作系統(tǒng)內(nèi)核是加在應(yīng)用程序中的軟件,它不僅增加了存儲(chǔ)空間的用量,而且增加了應(yīng)用程序的額外負(fù)荷。尤其在實(shí)時(shí)性較強(qiáng)的場(chǎng)合,在限定時(shí)間內(nèi)響應(yīng)處理任務(wù)已經(jīng)成為了對(duì)實(shí)時(shí)操作系統(tǒng)的一個(gè)基本要求。
　　 針對(duì)實(shí)時(shí)操作系統(tǒng)的開(kāi)銷導(dǎo)致應(yīng)用程序可執(zhí)行性降低的問(wèn)題,單純依靠改進(jìn)調(diào)度算法已不能使其實(shí)時(shí)性有

2、顯著的提高,所以提出將實(shí)時(shí)操作系統(tǒng)內(nèi)核硬化到FPGA平臺(tái)上的設(shè)計(jì)方案,作為獨(dú)立的硬件模塊與處理器并行執(zhí)行。建立由中斷控制器、輸入/輸出寄存器和實(shí)時(shí)任務(wù)管理模塊組成的硬件實(shí)時(shí)操作系統(tǒng)總體結(jié)構(gòu)。其主要工作過(guò)程:通過(guò)數(shù)據(jù)總線把相應(yīng)的命令和參數(shù)發(fā)送到指定硬件邏輯單元的輸入寄存器中,硬件邏輯單元作出相應(yīng)的處理,并將處理結(jié)果送到相應(yīng)的輸出寄存器中,以供CPU進(jìn)行讀取。
　　 本文以嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ?yàn)檠芯繉?duì)象,修改μC/OS-

3、Ⅱ中由軟件實(shí)現(xiàn)的數(shù)據(jù)結(jié)構(gòu),根據(jù)硬件邏輯電路的并行性特點(diǎn),搭建各個(gè)功能模塊的硬件邏輯結(jié)構(gòu),整個(gè)設(shè)計(jì)采用VHDL硬件描述語(yǔ)言描述各個(gè)功能模塊,利用Xilinx公司的ISE8.2軟件環(huán)境進(jìn)行系統(tǒng)調(diào)試分析,完成功能仿真驗(yàn)證。
　　 本文主要設(shè)計(jì)并實(shí)現(xiàn)了任務(wù)管理模塊和信號(hào)量管理模塊的硬件邏輯電路。任務(wù)管理模塊中對(duì)μC/OS-Ⅱ的任務(wù)調(diào)度算法進(jìn)行改進(jìn)和硬化,在uC/OS-Ⅱ內(nèi)核原有的基于優(yōu)先級(jí)搶占式調(diào)度算法的基礎(chǔ)上,擴(kuò)展相同優(yōu)先級(jí)任務(wù)的調(diào)度