基于異步語(yǔ)言Balsa的異步微處理器設(shè)計(jì)研究.pdf

1、隨著集成電路制造工藝不斷進(jìn)步，處理器設(shè)計(jì)已經(jīng)進(jìn)入了SoC時(shí)代。由于異步電路沒有時(shí)鐘，具有功耗低、速度快、兼容性好和抗電磁干擾等特點(diǎn)，近年來(lái)又成為研究的目標(biāo)。
　　本文對(duì)異步電路系統(tǒng)設(shè)計(jì)的關(guān)鍵技術(shù)進(jìn)行了研究，討論了異步電路握手協(xié)議、異步電路延時(shí)模型和基于異步語(yǔ)言Balsa的設(shè)計(jì)方法。在對(duì)微控制器指令系統(tǒng)、內(nèi)核結(jié)構(gòu)、執(zhí)行過程深入分析的基礎(chǔ)上，按照自頂向下的模塊化設(shè)計(jì)流程，完成了微處理器的算術(shù)邏輯單元，寄存器，譯碼器等關(guān)鍵模塊的設(shè)計(jì)，實(shí)

2、現(xiàn)了采用異步Balsa語(yǔ)言設(shè)計(jì)的異步微處理器核，并在Xilinx的集成環(huán)境下對(duì)全異步微處理器進(jìn)行了功能仿真。
　　為了與資源豐富的同步IP組成SoC系統(tǒng)，論文在接口設(shè)計(jì)中，提出了同異步接口設(shè)計(jì)方法，并完成基于四項(xiàng)雙軌協(xié)議的同步轉(zhuǎn)異步、異步轉(zhuǎn)同步的接口設(shè)計(jì)，并應(yīng)用于設(shè)計(jì)的異步微處理器。
　　本文設(shè)計(jì)的全異步微處理器，在指令的執(zhí)行效率、最高握手頻率、靜態(tài)功耗和抗干擾方面都有一定優(yōu)勢(shì)。采用的基于異步語(yǔ)言Balsa的設(shè)計(jì)方法對(duì)異步電