CMOS混頻器設計與優(yōu)化.pdf

1、本文分別設計了低工作電壓高增益高線性度5.8 GHz CMOS混頻器、超寬帶分布式混頻器和低功耗2.4 GHz CMOS混頻器。
　　 低工作電壓高增益高線性度5.8 GHz CMOS混頻器在傳統(tǒng)的吉爾伯特單元基礎上采用折疊型的電路拓撲結構，將跨導級與開關級分別偏置，降低了傳輸增益、噪聲與線性度之間折衷設計的難度。射頻信號頻率介于5.725—5.825 GHz之間，中頻信號設定為480 MHz，工作電壓僅為1 V，獲得了高達17

2、 dB的轉換增益，IIP3為1.29 dBm，質(zhì)量因數(shù)(FOM)高于傳統(tǒng)吉爾伯特單元。功耗僅為8 mW。
　　 分布式結構是實現(xiàn)超寬帶系統(tǒng)的最佳選擇。分布式結構將晶體管的寄生電容與傳輸線實現(xiàn)的電感組成截止頻率很高的LC網(wǎng)絡，實現(xiàn)了超寬帶帶寬。采用漏極混頻器結構，即本振信號輸入至晶體管的漏極，可直接驅(qū)動晶體管至線性電阻區(qū)的工作狀態(tài)，無需漏極偏置，非常適用于低功耗的通信系統(tǒng)。詳細分析了分布式混頻器傳輸損耗的解析表達式，驗證了分布式結

3、構實現(xiàn)超寬帶應用的理論。提出了一種優(yōu)化偏置電壓VGS的方法來最小化CMOS漏極混頻器的傳輸損耗。
　　 所設計的三級均勻分布式漏極混頻器在2—40 GHz范圍內(nèi)的傳輸損耗為5±1 dB，射頻端口的反射系數(shù)在1.5—60 GHz范圍內(nèi)均低于—13 dB，IIP3在2—40 GHz范圍內(nèi)為7—17 dBm，單邊帶噪聲在整個頻帶內(nèi)低于12.6 dB，在33 GHz時單邊帶噪聲最小，僅為10.7 dB。
　　 非均勻分布式漏極混

4、頻器通過按比例縮小下一級電路尺寸來獲得更大的增益帶寬積和更平坦的頻率響應，仿真結果驗證了這一現(xiàn)象。所設計的三級非均勻分布式漏極混頻器在4—50 GHz內(nèi)的傳輸損耗為5.35±0.65 dB，優(yōu)于均勻分布式結構。IIP3在26.9 GHz時為14 dBm。
　　 分布式漏極混頻器非常適用于低功耗、超寬帶的集成電路設計應用。
　　 低功耗的2.4 GHz CMOS混頻器，采用無源雙平衡結構，不消耗直流電流，滿足了系統(tǒng)低功耗的