已閱讀1頁，還剩114頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、HGD08C01軟核是由合肥工業(yè)大學(xué)微電設(shè)計研究所自主開發(fā)的,與Rockwell公司6502兼容的8位復(fù)雜指令集(CISC)微處理器,主要用于通訊、多媒體、工業(yè)控制、儀器儀表和空間技術(shù)等領(lǐng)域.該論文先后經(jīng)歷了反向解剖、提取原設(shè)計思想、確定系統(tǒng)空間/時間結(jié)構(gòu)、RTL級設(shè)計、FPGA驗證、ASIC驗證及實現(xiàn)階段.08C01軟核的設(shè)計包括時鐘網(wǎng)絡(luò)模塊、指令充碼模塊、ALU運算模塊、地址運算模塊、寄存器模塊、中斷復(fù)位模塊以及外部接口模塊等7個功
2、能塊.軟核采用Verilog HDL語言描述后,分別使用Cadence Verilog-XL和Synopsys Analyzer進(jìn)行RTL級仿真、綜合、門級仿真并獲得通過.同時,采用清華大學(xué)提供的1.2um工藝庫pvsc120利用上述EDA工具以及Auant!公司的COMPASS軟件進(jìn)行綜合、門級仿真和自動布局布線,同時還進(jìn)行了設(shè)計規(guī)則檢查以及網(wǎng)表比較,得到的微處理器規(guī)模為4000門左右,目前正處于流片階段.此外,本設(shè)計還進(jìn)行了FPGA
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 8086微處理器IP軟核設(shè)計技術(shù)的研究.pdf
- 基于微處理器IP核的ASIC設(shè)計技術(shù)研究.pdf
- 八位微處理器IP核設(shè)計與研究.pdf
- 面向FPGA的OR1200軟核微處理器的優(yōu)化.pdf
- 高性能嵌入式媒體微處理器IP核設(shè)計研究.pdf
- 16位精簡指令集微處理器軟核的設(shè)計研究.pdf
- 8位微處理器與IIC總線接口軟核的設(shè)計與研究.pdf
- 兼容6502微處理器IP開發(fā)與設(shè)計.pdf
- 微處理器
- 32位RISC微處理器核的設(shè)計.pdf
- NIOSⅡ軟核微處理器上的μC-OS-Ⅲ移植及其應(yīng)用研究.pdf
- SOC內(nèi)微處理器核的測試技術(shù)研究.pdf
- 基于FPGA的異核微處理器系統(tǒng)研究.pdf
- 基于IP軟核復(fù)用技術(shù)的多處理器片上系統(tǒng)研究.pdf
- 微處理器驗證方法研究.pdf
- 8086微處理器引腳
- 微處理器工作原理
- 微處理器外文翻譯
- 外文翻譯--微處理器
- AES協(xié)處理器IP核的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論