版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、集成電路工藝的發(fā)展使得將系統(tǒng)集成在一塊芯片中實現(xiàn)成為可能,芯片設(shè)計進(jìn)入系統(tǒng)芯片(SoC)時代。針對嵌入式SoC應(yīng)用中媒體處理應(yīng)用的需求,嵌入式媒體處理器通過在嵌入式處理器上增強(qiáng)媒體處理性能可以大大加快嵌入式媒體SoC系統(tǒng)的開發(fā)速度,降低設(shè)計成本和系統(tǒng)成本,因此其IP核的設(shè)計與研究已經(jīng)引起業(yè)界和研究機(jī)構(gòu)的廣泛關(guān)注。本文作者參與了浙江大學(xué)信息與電子工程學(xué)系SoCR&D小組承擔(dān)的國家863超大規(guī)模集成電路設(shè)計重大項目和具有自主知識產(chǎn)權(quán)的多媒體
2、系統(tǒng)集成芯片——MediaSoC設(shè)計和研發(fā)工作。本文將主要探討集成于MediaSoC中的嵌入式媒體處理器IP核RISC32的設(shè)計研究。 本文共分為四章,第一章主要討論了現(xiàn)有媒體處理器結(jié)構(gòu)的分類和研究現(xiàn)狀,并詳細(xì)闡述了嵌入式媒體處理器IP核的研究意義;第二、三、四章為全文主體,主要探討RISC32處理器設(shè)計中三個關(guān)鍵問題包括多媒體指令集擴(kuò)展設(shè)計、流水線微結(jié)構(gòu)優(yōu)化設(shè)計以及使RISC32成為一個真正IP核的其他相關(guān)設(shè)計問題。本文主要內(nèi)
3、容與創(chuàng)新點如下: 本文在分析多媒體算法的基礎(chǔ)上,討論了在兼容MIPS-I指令體系的單處理器結(jié)構(gòu)上進(jìn)行媒體增強(qiáng)擴(kuò)展以增強(qiáng)其媒體處理性能的問題。隨后,本文重點提出了一套基于標(biāo)準(zhǔn)單元的數(shù)據(jù)通路設(shè)計和優(yōu)化方法,并以多媒體執(zhí)行單元中分裂式媒體ALU和乘累加MAC單元的設(shè)計為例論證所提出方法的優(yōu)越性和可行性。 為了實現(xiàn)整個RISC+SIMD流水線的控制,本文提出了一種基于有限狀態(tài)機(jī)(FSM)的流水線控制策略和一種“可伸縮”的多媒體執(zhí)
4、行單元的控制結(jié)構(gòu);在此基礎(chǔ)上,為了提高處理器頻率,本文通過對流水線狀態(tài)機(jī)邏輯的分析,提出一種將單一集中式控制狀態(tài)機(jī)分解成多個部分控制狀態(tài)機(jī)的設(shè)計,實驗證明該設(shè)計可以有效地減小流水線控制信號引起的關(guān)鍵時延。 本文提出一種通過動態(tài)仿真形式確定的具有最優(yōu)性價比的動態(tài)轉(zhuǎn)移預(yù)測結(jié)構(gòu)。實驗證明,本文提出的動態(tài)預(yù)測結(jié)構(gòu)可以在不影響RISC32頻率的前提下有效解決RISC32流水線的控制競爭問題,減小處理器CPI值,同時可以消除應(yīng)用程序因為轉(zhuǎn)移
5、延時槽指令不能有效調(diào)度而插入的空操作指令。 本文結(jié)合作者在雙核媒體系統(tǒng)集成芯片MediaSoC設(shè)計開發(fā)的實際工作,討論了將RISC32處理器IP核融入多媒體系統(tǒng)集成芯片的其他相關(guān)設(shè)計問題。 本文的各種設(shè)計思想被成功地應(yīng)用到RISC32的開發(fā)中。RISC32處理器作為雙核之一,被集成到本研究所自主開發(fā)的基于0.18μm工藝的媒體系統(tǒng)集成芯片MediaSoC中。根據(jù)MediaSoC芯片的成功設(shè)計經(jīng)驗,基于處理器IP核的媒體系
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高性能嵌入式RISC微處理器核設(shè)計研究.pdf
- 高效能嵌入式處理器IP核.pdf
- 嵌入式信道微處理器的設(shè)計.pdf
- 高性能嵌入式處理器的FPGA驗證.pdf
- 32位嵌入式RISC微處理器設(shè)計.pdf
- 嵌入式網(wǎng)絡(luò)微處理器MAC模塊設(shè)計.pdf
- IP流媒體嵌入式網(wǎng)絡(luò)處理器的實現(xiàn).pdf
- 微處理器IP軟核的研究.pdf
- 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計
- 高性能嵌入式處理器低功耗技術(shù)研究.pdf
- 8086微處理器IP軟核設(shè)計技術(shù)的研究.pdf
- 基于ARM微處理器的嵌入式TCP-IP協(xié)議的實現(xiàn).pdf
- Flash IP核在DSP處理器中的嵌入式應(yīng)用.pdf
- 八位微處理器IP核設(shè)計與研究.pdf
- 嵌入式處理器
- 嵌入式微處理器開發(fā)系統(tǒng)的設(shè)計.pdf
- 基于微處理器IP核的ASIC設(shè)計技術(shù)研究.pdf
- 面向SoC的IP核及嵌入式處理器功能驗證方法研究.pdf
- 32位高性能嵌入式微處理器中高速緩沖存儲器的設(shè)計與研究.pdf
- 32位RISC嵌入式微處理器設(shè)計.pdf
評論
0/150
提交評論