基于FPGA的軟核處理器及DDFS實現(xiàn).pdf

1、直接數(shù)字頻率合成（DDFS）是一種全數(shù)字化的頻率合成技術，所產(chǎn)生的信號具有信號穩(wěn)定、頻率分辨率高、頻率切換速度快、相位連續(xù)以及可以產(chǎn)生任意波等諸多優(yōu)點。為了實現(xiàn)對 DDFS的控制，論文采用了 NiosⅡ軟核處理器以及SOPC技術。
　　通過 SOPC Builder工具生成 NiosⅡ軟核處理器系統(tǒng)，從而將 NiosⅡ軟核處理器、PIO接口、JTAG UART、片上 RAM、SSRAM控制器，F(xiàn)LASH控制器以及定時器集成在了一塊

2、 FPGA芯片上，實現(xiàn)了處理器的所有功能。通過 NiosⅡ軟核處理器編寫 C程序控制 DDFS的頻率字來實現(xiàn)不同頻率波形的正弦波的產(chǎn)生。NiosⅡ軟核處理器提高了系統(tǒng)的集成度，有利于系統(tǒng)的小型化，降低了成本。
　　論文提出了本系統(tǒng)所要實現(xiàn)的功能，在系統(tǒng)設計中，利用Altera公司的設計工具QuartusⅡversion8.0的軟件編程和原理圖的設計方法，將FPGA技術和DDFS技術相結合，完成了DDFS系統(tǒng)各個模塊的設計。

3、　　為了減少硬件的復雜性，降低芯片面積和功耗，提高芯片工作頻率，對于DDFS數(shù)字組件，論文對其進行了優(yōu)化設計。采用流水線技術設計了32位相位累加器，大大提高了系統(tǒng)的工作頻率；實現(xiàn)了一種基于三角近似法的高壓縮比的DDFS，有效的降低了查找表的存儲量，降低了 FPGA的功耗和芯片資源；在高壓縮的DDFS中采用了截斷乘法器，截斷乘法器與標準乘法器相比，降低了一半的邏輯資源和功耗。
　　最后給出了系統(tǒng)整體的SOPC設計方案，其中包括基于N