低功耗高性能采樣保持電路的研究與設(shè)計(jì).pdf

1、近年來(lái)，隨著通信系統(tǒng)和消費(fèi)類電子設(shè)備的發(fā)展，作為VLSI數(shù)字信號(hào)處理系統(tǒng)中重要模塊的模/數(shù)轉(zhuǎn)換器(ADC)在制造工藝、結(jié)構(gòu)、性能上都有了很大的進(jìn)步，正在朝著低壓、低功耗、高速和高分辨率的方向發(fā)展。采樣/保持電路(S/H)作為ADC中的關(guān)鍵單元電路，其線性度、功耗、速度和精度將直接影響到 ADC系統(tǒng)的指標(biāo)。
　　本文分別從S/H架構(gòu)、采樣開(kāi)關(guān)及其誤差、S/H和運(yùn)算放大器優(yōu)化設(shè)計(jì)和S/H版圖設(shè)計(jì)技術(shù)等方面研究和探討了相關(guān)理論和相應(yīng)的電

2、路實(shí)現(xiàn)途徑，同時(shí)基于中芯國(guó)際1.8V0.18μm混合信號(hào)CMOS工藝，完成了12bit、100MSample/s(100MSPS)的S/H電路的設(shè)計(jì)仿真和版圖繪制。文章主要內(nèi)容和結(jié)果包括：
　　1)系統(tǒng)分析和對(duì)比了各種S/H電路結(jié)構(gòu)，針對(duì)12bit采樣精度和100MHz采樣速度的指標(biāo)要求，選取基于開(kāi)關(guān)電容技術(shù)的電容翻轉(zhuǎn)型閉環(huán) S/H電路結(jié)構(gòu)，以保證S/H電路設(shè)計(jì)的可行性和可靠性；
　　2)分別建立了單管采樣開(kāi)關(guān)和柵壓自舉采樣

3、開(kāi)關(guān)的等效電路模型，分析了開(kāi)關(guān)的電荷注入、非線性導(dǎo)通電阻和采樣時(shí)刻不確定性等非理想因素。針對(duì)簡(jiǎn)化S/H電路中，兩種開(kāi)關(guān)的非線性導(dǎo)通電阻引入的諧波分量進(jìn)行了細(xì)致地分析和推導(dǎo)，并進(jìn)行了Matlab仿真。在此基礎(chǔ)上，設(shè)計(jì)了一種雙邊柵壓自舉CMOS采樣開(kāi)關(guān)；
　　3)對(duì)電容翻轉(zhuǎn)型S/H電路的保持態(tài)建立行為進(jìn)行了深入的數(shù)學(xué)建模，系統(tǒng)分析了影響S/H電路大信號(hào)建立行為和小信號(hào)建立行為的各種因素，推導(dǎo)了S/H的總建立時(shí)間與負(fù)載電容、反饋系數(shù)、運(yùn)