版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、采樣保持電路(THC)位于高速模數(shù)轉(zhuǎn)換器(ADC)的最前端,是高速ADC的核心模塊之一。THC的作用是將外界輸入的連續(xù)變化模擬信號(hào)瞬時(shí)值轉(zhuǎn)換為離散信號(hào)并保持一定的時(shí)間以供后級(jí)電路進(jìn)行量化和編碼操作,它所能實(shí)現(xiàn)的精度和采樣率決定了整個(gè)ADC可以達(dá)到的最高分辨率和最快轉(zhuǎn)換速率,因此THC的性能對(duì)整個(gè)ADC性能的影響是決定性的。由于軟件無(wú)線電、高頻通信技術(shù)以及雷達(dá)等技術(shù)的推動(dòng),ADC在向著高速方向發(fā)展,這使得研究高性能THC也成為至關(guān)重要的一
2、項(xiàng)工作。
本文闡述了THC在高速高精度折疊插值A(chǔ)DC中的應(yīng)用背景,分析了各種THC架構(gòu)的優(yōu)缺點(diǎn),從速度和精度兩方面討論了THC性能提升的關(guān)切點(diǎn),指明對(duì)于10位精度、1.6GSps采樣率指標(biāo)的折疊插值A(chǔ)DC,基于開(kāi)環(huán)雙通道時(shí)間交織結(jié)構(gòu)設(shè)計(jì)的THC可以保證電路的可實(shí)現(xiàn)性與可靠性。
本文重點(diǎn)分析了開(kāi)環(huán)THC精度的限制因素,探討了一些抑制電路非理想因素的辦法,對(duì)模擬通路上各模塊都提出了相應(yīng)的線性度提升方法,比如:高線性度柵壓
3、自舉開(kāi)關(guān)、源極退化技術(shù)以及虛擬開(kāi)關(guān)吸收電荷注入等技術(shù)。最終完成了包括高性能采樣開(kāi)關(guān)、輸入/輸出緩沖器、復(fù)位脈沖產(chǎn)生電路以及正/負(fù)壓電荷泵在內(nèi)的總體THC電路設(shè)計(jì)。引入了主控時(shí)鐘技術(shù)用于緩解兩個(gè)時(shí)間交織通道的采樣時(shí)刻失配問(wèn)題;采用帶冗余結(jié)構(gòu)的源跟隨器設(shè)計(jì)兩通道共享的輸入緩沖器,使其帶寬達(dá)到5.6GHz,無(wú)雜散動(dòng)態(tài)范圍(SFDR)超過(guò)77dB;采用全NMOS晶體管實(shí)現(xiàn)的全差分單級(jí)運(yùn)放作為第二級(jí)緩沖器,基于共用偏置技術(shù)實(shí)現(xiàn)了其輸出共模電壓的穩(wěn)
4、定;基于高效率的交叉耦合電荷泵基本拓?fù)湓O(shè)計(jì)正壓電荷泵、負(fù)壓電荷泵以及復(fù)位脈沖產(chǎn)生電路。
本文在Cadence Spectre環(huán)境下基于0.18μm CMOS工藝設(shè)計(jì)和仿真電路,采用2V單電源供電。仿真結(jié)果表明,在1.6GSps的奈奎斯特采樣率下,采用相干采樣,負(fù)載電容為600fF,輸入800mVpp的正弦波,信號(hào)與噪聲失真比(SNDR)達(dá)到72.3dB,有效位數(shù)(ENOB)超過(guò)11.7位,達(dá)到了10位1.6GSps ADC對(duì)于
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 一種高速高精度采樣-保持電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速高精度采樣-保持電路理論模型與技術(shù)實(shí)現(xiàn).pdf
- 高速高精度流水線ADC中采樣保持電路的設(shè)計(jì).pdf
- 基于0.18μmcmos工藝的高速以及高精度采樣保持電路設(shè)計(jì)
- 適用于流水線ADC的高速、高精度采樣保持電路的研究與設(shè)計(jì).pdf
- 高速高精度模數(shù)轉(zhuǎn)換器中采樣保持電路的研究和設(shè)計(jì).pdf
- 流水線ADC中高精度采樣保持電路及MDAC的設(shè)計(jì).pdf
- 超高速采樣保持電路的研究與設(shè)計(jì).pdf
- Pipelined ADC中高速采樣保持電路的研究與設(shè)計(jì).pdf
- 高速高精度ADC集成電路的研究與設(shè)計(jì).pdf
- 一種BiCMOS高速采樣-保持電路的設(shè)計(jì).pdf
- 一種CMOS高速采樣保持電路的設(shè)計(jì).pdf
- 高精度壓縮采樣系統(tǒng)的研究與設(shè)計(jì).pdf
- 高速高精度ADC的研究與設(shè)計(jì).pdf
- 采樣保持電路設(shè)計(jì)研究.pdf
- 高速高精度流水線型ADC單元電路的研究與設(shè)計(jì).pdf
- 采樣保持電路
- 用于10位高速ADC的采樣-保持電路的仿真設(shè)計(jì).pdf
- 折疊內(nèi)插ADC中采樣保持電路的研究與設(shè)計(jì).pdf
- 高精度同步采樣優(yōu)化算法研究.pdf
評(píng)論
0/150
提交評(píng)論