ABS-S信道解調芯片中I2C總線的設計與實現(xiàn).pdf

1、隨著“中星9號”直播衛(wèi)星的即將升空，我國擁有自主知識產權的直播衛(wèi)星傳輸標準將不再是夢想。直播衛(wèi)星接收機中信道解調芯片的技術水平直接影響到數(shù)字信號的接收質量。芯片中選用雙向兩線串行I2C總線，對特定寄存器進行參數(shù)配置和數(shù)據讀取工作。
　　本文第一章介紹了國內外衛(wèi)星數(shù)字電視的發(fā)展現(xiàn)狀和各種數(shù)字電視傳輸標準，并對ABS-S(AdvancedBroadcastSystem-Satellite：先進衛(wèi)星廣播系統(tǒng))傳輸標準的優(yōu)勢進行了分析。第

2、二章對I2C總線協(xié)議進行了詳細的介紹。第三章是I2C總線設計與驗證平臺的搭建及功能仿真部分。本設計采用自頂向下(Top_down）的設計方法，利用VerilogHDL語言編寫了RTL級代碼。文中首先對I2C代碼進行了模塊劃分及功能說明，接著闡述了所設計的系統(tǒng)驗證平臺的結構以及驗證方法。利用Cadence公司的仿真工具在此平臺的基礎上進行了仿真驗證。通過測試程序中比較函數(shù)的結果顯示以及仿真波形的分析，證明了此模塊功能的正確性。之后應用Sy

3、nopsys公司的DC軟件對該模塊進行了邏輯綜合，并給出了靜態(tài)時序分析報告。從綜合報告可以看出，該模塊的關鍵路徑滿足設計的時序要求，功耗為1.6914mW，面積為0.035mm2。本文第四章通過利用Xilinx公司的Virtex-4系列XC4VLX100型FPGA對所設計的I2C模塊進行了驗證。文中介紹了FPGA驗證平臺的硬件設計和I2C設計的軟件結構?；诖似脚_給出了對該模塊的驗證方法，主要是將軟件編寫的模擬I2CMaster功能的程