基于FPGA的網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)的研究與設(shè)計(jì).pdf

1、信息技術(shù)的快速發(fā)展，使人們對(duì)數(shù)據(jù)傳輸?shù)囊笤絹?lái)越高，無(wú)論是對(duì)速度，還是對(duì)系統(tǒng)的存儲(chǔ)容量、體積、造價(jià)、穩(wěn)定性都提出了更高要求。本文研究設(shè)計(jì)的是基于FPGA的網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)。系統(tǒng)以IDE接口類(lèi)型的大容量硬盤(pán)作為存儲(chǔ)介質(zhì)，利用基于FPGA的Nios嵌入式系統(tǒng)對(duì)硬盤(pán)進(jìn)行控制，對(duì)數(shù)據(jù)進(jìn)行無(wú)壓縮存儲(chǔ)，實(shí)現(xiàn)脫機(jī)操作。 本文中，IDE控制器的FPGA設(shè)計(jì)分成兩大模塊：ATA主機(jī)模塊和wishbone從機(jī)模塊，所有模塊均選用wishbone作為IP

2、核基本互聯(lián)的接口標(biāo)準(zhǔn)。ATA主機(jī)部分設(shè)計(jì)PIO控制器、DMA控制器，實(shí)現(xiàn)數(shù)據(jù)的讀寫(xiě)操作；wishbone從機(jī)部分實(shí)現(xiàn)向ATA主機(jī)傳遞參數(shù)，進(jìn)行寄存器控制。然后將符合功能的模塊和其他外圍設(shè)備一起嵌入到Nios系統(tǒng)中，這由SOPCBuilder工具完成。硬件設(shè)計(jì)實(shí)現(xiàn)后，在SDK基礎(chǔ)上進(jìn)行軟件設(shè)計(jì)。最后，將軟件和硬件構(gòu)成的系統(tǒng)下載到FPGA中進(jìn)行調(diào)試。 文中的存儲(chǔ)系統(tǒng)主要由Nios軟核CPU、IDE控制器、驅(qū)動(dòng)軟件、外部存儲(chǔ)設(shè)備等構(gòu)成

3、。經(jīng)調(diào)試運(yùn)行證明：該系統(tǒng)充分發(fā)揮硬盤(pán)優(yōu)勢(shì)，具有存儲(chǔ)容量大、性能可靠、體積小及成本低等特點(diǎn)；系統(tǒng)符合ATA/ATAPI-6的傳輸協(xié)議，支持PIO-0～PI0-4傳輸，支持Ultra DMA 100，最大可以實(shí)現(xiàn)66.7MB/sec的數(shù)據(jù)傳輸率；系統(tǒng)采用專(zhuān)用的IDE控制器，脫離個(gè)人主機(jī)，完全實(shí)現(xiàn)脫機(jī)操作，適用于現(xiàn)場(chǎng)調(diào)試；采用基于RISC技術(shù)、流水線(xiàn)技術(shù)的通用嵌入式處理器軟內(nèi)核Nios進(jìn)行系統(tǒng)的控制，使整個(gè)存儲(chǔ)系統(tǒng)顯得更加易用和靈活。此存儲(chǔ)系