快速乘法器的設(shè)計(jì).pdf

1、隨著工藝水平的發(fā)展，集成電路設(shè)計(jì)向著速度更快，面積更小的方向穩(wěn)步發(fā)展著。處理器作為集成電路設(shè)計(jì)產(chǎn)品的代表，更是需要體現(xiàn)出這種發(fā)展趨勢(shì)。為了使整體性能有較好的表現(xiàn)，各方面的優(yōu)化在處理器的各組成部件的設(shè)計(jì)中都應(yīng)有所體現(xiàn)。
　　乘法器是處理器中的一個(gè)重要組成部分。在多媒體應(yīng)用、圖像處理等領(lǐng)域中，大量的循環(huán)乘法運(yùn)算使得乘法器的作用尤為突出，其對(duì)處理器的整體性能也起到了至關(guān)重要的影響。本文就是要針對(duì)速度和面積方面的性能提高提出三種不同位數(shù)的

2、乘法器：16×16乘法器、32×16乘法器和32×32乘法器的設(shè)計(jì)及具體實(shí)施方案。
　　首先，文章簡(jiǎn)要的介紹了乘法器的原理，并進(jìn)一步對(duì)基為4的改進(jìn)Booth算法給出了詳細(xì)的推導(dǎo)，就有符號(hào)和無(wú)符號(hào)兩種情況分別說(shuō)明，產(chǎn)生的部分積數(shù)目較傳統(tǒng)的Booth算法減半，為后續(xù)的設(shè)計(jì)減小了壓力。
　　然后，本文提出了乘法器的核心部分——部分積壓縮器的樹(shù)狀結(jié)構(gòu)，在應(yīng)用并行計(jì)算的同時(shí)考慮到了時(shí)間延遲上的平衡性，有效地提高了乘法器的計(jì)算速度。在確

3、保速度的前提下，文章通過(guò)三種獨(dú)立的方法減少部分積壓縮器中的加法器數(shù)目，從而對(duì)面積進(jìn)行了優(yōu)化。在此之后，利用分段的超前進(jìn)位加法器實(shí)現(xiàn)乘法器中最后的加法運(yùn)算，完成乘法器的設(shè)計(jì)。而后對(duì)三個(gè)乘法器的整體進(jìn)行功能驗(yàn)證，證實(shí)了其功能的正確性。
　　在乘法器的實(shí)現(xiàn)上，采用smic0.18微米工藝標(biāo)準(zhǔn)單元搭建，其后應(yīng)用synopsys公司的DC工具進(jìn)一步優(yōu)化，得到綜合結(jié)果。通過(guò)后仿真測(cè)試。
　　最后，文章對(duì)三個(gè)乘法器完成同一任務(wù)：32×32