16位可重構(gòu)乘法器設(shè)計(jì).pdf

1、隨著晶體管制造工藝尺寸的不斷縮小，閾值電壓的降低，導(dǎo)致靜態(tài)功耗成指數(shù)級(jí)增長(zhǎng)，降低靜態(tài)功耗已經(jīng)成為 CMOS集成電路設(shè)計(jì)中越來(lái)越重要的目標(biāo)。
　　在嵌入式芯片中，由于芯片的應(yīng)用領(lǐng)域是對(duì)音頻、視頻、圖像等信號(hào)加以處理，這使得乘法器往往處在芯片的關(guān)鍵路徑上，從而決定了芯片的整體運(yùn)算速度。而嵌入式系統(tǒng)的發(fā)展也顯示，對(duì)應(yīng)用于動(dòng)態(tài)地改變數(shù)據(jù)通路計(jì)算需求的重構(gòu)功能單元方面的研究激發(fā)了許多學(xué)者的興趣。例如，一方面是在8位精度下用語(yǔ)音編碼功能單元操

2、作，而另一方面應(yīng)用是用16位功能單元來(lái)執(zhí)行音頻譯碼，系統(tǒng)也可能在兩者之間轉(zhuǎn)換。由于嵌入式系統(tǒng)與嚴(yán)格限制的功耗預(yù)算密切聯(lián)系，動(dòng)態(tài)功耗和靜態(tài)功耗更顯得重要。
　　本文分析研究了可重構(gòu)乘法器的結(jié)構(gòu)，針對(duì)實(shí)現(xiàn)可重構(gòu)功能和降低靜態(tài)功耗，分別設(shè)計(jì)了8位和16位可重構(gòu)乘法器。
　　在重構(gòu)技術(shù)方面，與一般的由小模塊組成的可重構(gòu)乘法器結(jié)構(gòu)不同，本文采用逆向思維，即由16位乘法器結(jié)構(gòu)可同時(shí)實(shí)現(xiàn)三種計(jì)算功能：(1)單個(gè)16位乘法運(yùn)算；(2)單個(gè)8

3、位乘法運(yùn)算；(3)同時(shí)實(shí)現(xiàn)高、低兩個(gè)8位乘法運(yùn)算。同理，8位的乘法器可以同時(shí)實(shí)現(xiàn)4位和8位乘法運(yùn)算功能。
　　本文設(shè)計(jì)的乘法器是由補(bǔ)碼運(yùn)算的Baugh-Wooley算法、0類(lèi)全加器及超前進(jìn)位加法器等構(gòu)成。功耗方面，在電路設(shè)計(jì)中采用功率門(mén)控技術(shù)以降低靜態(tài)泄漏功耗。
　　在乘法器的實(shí)現(xiàn)上，基于中芯國(guó)際CMOS180nm工藝模型，在1.8V電源電壓供電的條件下，用HSPICE仿真工具完成了乘法器各部分的電路仿真。結(jié)果表明，對(duì)比 D