32位高速浮點乘法器設(shè)計技術(shù)研究.pdf

1、高性能乘法器是現(xiàn)代數(shù)字信號處理器(DSP)中的重要部件，是完成高性能實時數(shù)字信號處理和圖像處理的關(guān)鍵所在。浮點乘法器具有面積大、延遲長、結(jié)構(gòu)復(fù)雜的特點。如何設(shè)計出高速、簡單且結(jié)構(gòu)規(guī)則的浮點乘法器成為廣泛關(guān)注的問題。過去的十年中，研究者擴展了Booth編碼算法的空間，提高了乘法器的性能；改進了部分積壓縮技術(shù)，使乘法器結(jié)構(gòu)更加規(guī)則；以傳輸管邏輯、多路選擇器和動態(tài)技術(shù)為基礎(chǔ)的各種電路實現(xiàn)方法也持續(xù)刷新高性能乘法器的實現(xiàn)記錄；與此同時，與物理實

2、現(xiàn)緊密相關(guān)的乘法器拓撲結(jié)構(gòu)的研究也碩果累累。但不斷提高的高性能運算需求使得高性能乘法器的設(shè)計和實現(xiàn)仍然是當(dāng)前的熱門話題。 本文結(jié)合中國電子科技集團第五十八研究所預(yù)研項目中的浮點乘法運算部件的設(shè)計工作，從延遲、面積、結(jié)構(gòu)復(fù)雜性等方面系統(tǒng)地研究了乘法部件的各個過程。在研究了乘法器Booth編碼算法，乘法器部分積壓縮拓撲結(jié)構(gòu)和高速求和等算法的基礎(chǔ)上，分析比較乘法器各部分的不同實現(xiàn)方法，設(shè)計了一個高性能的32位浮點并行乘法器，乘法器的指

3、數(shù)部分與尾數(shù)部分并行運算，縮短了關(guān)鍵路徑；采用修正Booth編碼縮減了部分積數(shù)量；采用結(jié)構(gòu)規(guī)整的(4:2)壓縮樹結(jié)構(gòu)加快部分積的求和，得到Carry、Sum形式的部分積；最后采用高速選擇進位加法器求得乘積；驗證部分采用基于特征向量和大量隨機向量結(jié)合的驗證方法保證了設(shè)計的正確性；包含本乘法器的DSPIP已通過軟件、硬件驗證；而基于該乘法器的延伸設(shè)計的乘法器也已應(yīng)用到其他DSP中。 本文設(shè)計的浮點乘法器，采用SMIC0.18um工藝