基于AMBA總線的DSP Core異步接口設(shè)計.pdf

1、GALS(Globally Asynchronous Locally Synchronous)思想提出：從局部而言，芯片內(nèi)部的各模塊采用同步電路設(shè)計方法；而從全局而言，各模塊彼此時鐘異步，以各自工作頻率獨立運行,整塊芯片不再需要統(tǒng)一的時鐘控制；需要通信的模塊通過專門的異步接口實現(xiàn)彼此間數(shù)據(jù)交換。 一方面，設(shè)計者可以繼續(xù)使用成熟的同步電路設(shè)計方法設(shè)計各個功能模塊；另一方面，各個模塊以彼此異步的方式工作在自身的最快時鐘頻率下，通過

2、異步接口使用握手方式實現(xiàn)彼此通信，不但提高了整個系統(tǒng)的平均性能，而且降低了系統(tǒng)功耗。 本課題探討了一個基于GALS 設(shè)計思想的異步接口的設(shè)計問題。它允許通過其連接的DSP Core 和AHB 總線系統(tǒng)工作在彼此沒有關(guān)聯(lián)的時鐘頻率之上，并保證兩者間可靠且高效的信號同步。在Synchronizer（同步器）解決亞穩(wěn)態(tài)問題基礎(chǔ)之上，本文首先提出了異步控制信號處理模型：由門控時鐘停Core 機制、四相握手協(xié)議、電平轉(zhuǎn)脈沖和時鐘模式選擇邏

3、輯共同完成DSP Core 與AHB 總線系統(tǒng)之間的控制信號同步；其次提出異步數(shù)據(jù)處理模型：由雙異步FIFO 結(jié)構(gòu)構(gòu)成的支持寫緩沖功能的WFIFO 和改進的支持一次讀預(yù)取功能的RFIFO 實現(xiàn)了兩者間異步數(shù)據(jù)的同步。其中，異步控制模型的時鐘模式選擇邏輯和異步數(shù)據(jù)模型所支持的寫緩沖和讀預(yù)取功能可以最大限度地減小異步通信帶來的延時。 為了達到DSP Core 在高速運行時的高吞吐率帶寬要求，本文還從改進DSP Core 的系統(tǒng)定義