基于AMBA總線的音頻IP核設(shè)計.pdf

1、音頻DAC主流發(fā)展技術(shù)是過采樣技術(shù)和噪聲整形技術(shù)。音頻信號經(jīng)過過采樣濾波器和噪聲整形調(diào)制器之后，信號的位數(shù)將大大地降低，減小了數(shù)模轉(zhuǎn)換的難度。過采樣技術(shù)和噪聲整形技術(shù)的引入，增加了音頻DAC中數(shù)字電路的規(guī)模，卻換取了模擬電路設(shè)計的簡化及音頻DAC制造成本的大大降低。 本文的研究目的是設(shè)計一個音頻IP核，該IP核包括針對AMBA總線的接口模塊和音頻．DAC。為此本文首先研究了AMBA協(xié)議中．APB總線規(guī)范和音頻DAC的工作原理，在

2、充分理解AMBA總線規(guī)范及音頻DAC工作原理的基礎(chǔ)上完成了總線接口模塊，音頻DAC數(shù)字和模擬部分設(shè)計。本文所設(shè)計的總線接口模塊完成IP核與APB總線的通訊；音頻DAC數(shù)字部分主要包括插值濾波器和∑-△調(diào)制器，插值濾波器完成對輸入信號的128倍過采樣并濾除鏡像頻譜，∑-△調(diào)制器將20位的數(shù)字信號轉(zhuǎn)換成6位的數(shù)字信號，并將量化噪聲調(diào)制到高頻段；音頻DAC模擬部分將數(shù)字部分產(chǎn)生的數(shù)字信號轉(zhuǎn)換成相應(yīng)的模擬信號。 總線接口模塊和音頻DAC

3、數(shù)字部分的設(shè)計是本文的重點。兩個模塊均利用Verilog HDL語言實現(xiàn)，運(yùn)用SYNOPSYS的工具VCS和Matlab工具對其進(jìn)行了仿真。其中，音頻DAC中插值濾波器的通帶紋波為±0.04dB，阻帶衰減為47dB，通帶帶寬為0.448Fs，阻帶帶寬為0.552Fs；調(diào)制器采用2階6位∑-△調(diào)制器，能夠支持48 Knz的采樣率并達(dá)到100dB以上的信噪比。最后，利用ARM公司提供的Integrator完成了對以上兩個模塊的FPGA驗證。