基于AMBA總線(xiàn)結(jié)構(gòu)的高性能存儲(chǔ)接口的研究與設(shè)計(jì).pdf

1、在SOC(System on Chip)設(shè)計(jì)中，由于必須比普通設(shè)計(jì)使用容量更小的cache高速緩存和更為簡(jiǎn)化的存儲(chǔ)體系層次，DRAM的訪(fǎng)問(wèn)速度將成為整個(gè)SOC系統(tǒng)中不可避免的瓶頸。此外，在諸如流媒體處理器之類(lèi)的SOC設(shè)計(jì)中，所處理數(shù)據(jù)的特性可能導(dǎo)致cache命中率極其低下，這也將使得DRAM訪(fǎng)問(wèn)速度對(duì)系統(tǒng)性能的影響更甚。而在DRAM物理參數(shù)已固定的情況下，存儲(chǔ)接口的設(shè)計(jì)對(duì)DRAM的性能將起到?jīng)Q定性的作用，從而也就影響了系統(tǒng)的性能。

2、 本文首先回顧了近年來(lái)SOC設(shè)計(jì)中通常采用的體系結(jié)構(gòu)以及片上總線(xiàn)的發(fā)展趨勢(shì)，同時(shí)介紹了半導(dǎo)體存儲(chǔ)器的技術(shù)方向和主流產(chǎn)品，以此來(lái)闡明主存儲(chǔ)器訪(fǎng)問(wèn)速度在SOC設(shè)計(jì)中的重要地位。然后根據(jù)片上總線(xiàn)的具體協(xié)議來(lái)分析總線(xiàn)傳輸特性對(duì)DRAM訪(fǎng)問(wèn)速度可能帶來(lái)的影響，并結(jié)合DRAM存儲(chǔ)器的訪(fǎng)存特性來(lái)總結(jié)存儲(chǔ)控制器所能利用的優(yōu)化技術(shù)。在以上研究和分析的基礎(chǔ)上，完成存儲(chǔ)控制器的設(shè)計(jì)與驗(yàn)證。由于AMBA總線(xiàn)在當(dāng)今SOC設(shè)計(jì)中的應(yīng)用最為廣泛，同時(shí)DDR SDR