JPEG2000中關鍵模塊的VLSI設計.pdf

1、隨著網絡和多媒體技術的迅猛發(fā)展，圖像應用快速增加，形式日益多樣。而目前廣泛采用的JPEG編碼標準已經不適合在愈來愈多的要求高圖像質量、低傳輸速率、低存儲容量等特點的領域中應用。為此，新的JPEG2000編碼標準應運而出，該標準采用了離散小波變換(DWT)和嵌入式截斷(EBCOT)等算法，從而在獲得相同圖像質量的前提下，該標準的碼流僅為JPEG標準的一半，同時該標準支持漸進式傳輸、感興趣區(qū)域編碼、碼流隨機訪問等特性。這引起了國內外高校及企

2、業(yè)的關注，并陸續(xù)推出了若干基于該標準的編碼芯片，但其速度、功耗和占用資源等指標依然無法令人滿意。因此，繼續(xù)對基于JPEG2000標準的編碼芯片，尤其是對DWT和BPC這兩個核心模塊進行深入研究具有十分重要的意義，本文也即以此為重點。
　　 本文從系統(tǒng)架構、算法優(yōu)化和硬件實現(xiàn)三個方面分別對DWT和BPC模塊進行重構，并基于SMIC 0.18um工藝完成ASIC設計。DWT模塊采用9/7離散小波變換算法，其一維離散小波變換采用全流水

3、線結構，二維離散小波變換則在復用一維小波變換結構的基礎上結合乒乓計算實現(xiàn)。采用該種結構減小了系統(tǒng)面積，運行頻率提高至125MHz，處理CIF格式圖像用時1.3ms/幅；對于BPC模塊，針對其判斷邏輯復雜和數據訪問量大而繁的特點，提出一種基于流水線結構的樣本條帶并行的結構，在提高編碼速度的同時降低了存儲器訪問量，降低了系統(tǒng)功耗，提高運行頻率至160MHz。
　　 仿真與驗證結果表明，這兩個模塊均達到了預期的設計要求，優(yōu)化了關鍵指標