verilog硬件描述語言課程設計

1、<p>　　Verilog課程 設 計</p><p>　　學生姓名： 　 </p><p>　　專 業(yè)： </p><p>　　班 級： </p><p>　　指導教師： </p><p>

2、;　　完成日期： </p><p><b>　　目錄</b></p><p><b>　　1 、概述1</b></p><p><b>　　2、功能2</b></p><p>　　3設計方案（設計的技術方案、工作原理、設計框圖）3</p>&l

3、t;p><b>　　4設計與仿真11</b></p><p><b>　　5、結束語14</b></p><p><b>　　6附錄15</b></p><p><b>　　1.概述</b></p><p><b>　　（1）實驗目的

4、：</b></p><p>　　在基于QUARTUS2軟件平臺下，運用Verilog硬件描述語言來進行編寫兩種波形（方波和階梯波）發(fā)生的程序，并結合DE2板與DVCC實驗板上的D/A轉換器在示波器顯示出波形。初步了解Verilog的編程及DE2板的應用，加強對其的實際應用操作能力。</p><p><b>　?。?）實驗要求：</b></p>

5、<p>　　運用DE2上的DAC實現(xiàn)方波、階梯信號發(fā)生器功能。方波頻率、占空比可設置。階梯波信號頻率、幅度可調。</p><p>　　在完成基本要求的基礎上，可進一步增加功能、提高性能。</p><p><b>　　2.功能</b></p><p><b>　　實驗內容：</b></p><

6、p>　　5 . 利用簡易函數(shù)發(fā)生器</p><p>　　基本要求：運用DE2上的DAC實現(xiàn)方波、階梯信號發(fā)生器功能。方波頻率、占空比可設置。階梯波信號頻率、幅度可調。</p><p>　　在完成基本要求的基礎上，可進一步增加功能、提高性能。</p><p><b>　　3設計方案</b></p><p><b

7、>　?。?）設計流程圖</b></p><p>　　（2）波形產(chǎn)生的基本原理</p><p>　　先利用時鐘信號f_clk產(chǎn)生一個工作頻率,輸入的頻率字保存在頻率寄存器中,經(jīng)Ｎ位相位累加器,累加一次,相位步進增加,經(jīng)過內部ROM波形表得到相應的幅度值,經(jīng)過D/A轉換和低通濾波器得到合成的波形。</p><p>　　利用存儲器，先把定點值存入存儲器中

8、，再通過choose選擇所需要的那段地址的值，在通過data讀出值。</p><p>　　最后利用波形仿真，通過轉換把數(shù)字量轉換為波形圖。</p><p>　?。?）產(chǎn)生波形頻率可調的方法</p><p>　　采用設置頻率控制字的方法，設置一個輸入端口【5:0】q，并且下載時將其綁定在6個控制開關上，可以實現(xiàn)頻率的調整，采用2進制，q的值就是頻率的縮?。〝U大）倍數(shù)。

9、</p><p><b>　?。?）源程序</b></p><p>　　module sq(f_clk,p,choose,data);//端口設定</p><p>　　input [5:0] p; //頻率控制字</p><p>　　input choose;

10、//波形選擇</p><p>　　input f_clk; //內置晶振</p><p>　　output [7:0] data;</p><p>　　wire [7:0]data;</p><p>　　reg [5:0] addr,address;</p><p>　　reg [

11、5:0] i;</p><p>　　reg f_out;</p><p><b>　　initial</b></p><p><b>　　begin</b></p><p><b>　　i<=0;</b></p><p><b>　　ad

12、dr<=0;</b></p><p><b>　　f_out<=0;</b></p><p><b>　　end</b></p><p>　　always @(posedge f_clk) //利用計數(shù)器實現(xiàn)任意分頻</p><p><b>　　be

13、gin</b></p><p>　　if(i==p) //設定頻率控制字p</p><p><b>　　begin</b></p><p><b>　　i=0;</b></p><p>　　f_out=~f_out;</p><p

14、><b>　　end</b></p><p><b>　　else</b></p><p><b>　　i=i+1;</b></p><p><b>　　end</b></p><p>　　function [7:0] romout;

15、 //ROM的設定</p><p>　　input[5:0] address;</p><p>　　case(address) //各波形初值的預裝入</p><p>　　0 : romout = 255; //階梯波初值</p><p>　　1 : romout

16、 = 255;</p><p>　　2 : romout = 255;</p><p>　　3 : romout = 255;</p><p>　　4 : romout = 128;</p><p>　　5 : romout = 128;</p><p>　　6 : romout = 128;</p>&

17、lt;p>　　7 : romout = 128;</p><p>　　8 : romout = 64; </p><p>　　9 : romout = 64;</p><p>　　10: romout = 64;</p><p>　　11: romout = 64;</p><p>

18、;　　12: romout = 0;</p><p>　　13: romout = 0;</p><p>　　14: romout = 0;</p><p>　　15: romout = 0;</p><p>　　16 : romout = 255; //方波初值</p><p>　　

19、17 : romout = 255;</p><p>　　18 : romout = 255;</p><p>　　19 : romout = 255;</p><p>　　20 : romout = 255;</p><p>　　21 : romout = 255;</p><p>　　22 : romout = 2

20、55;</p><p>　　23 : romout = 255;</p><p>　　24 : romout = 0; </p><p>　　25 : romout = 0;</p><p>　　26: romout = 0;</p><p>　　27: romout = 0;<

21、/p><p>　　28: romout = 0;</p><p>　　29: romout = 0;</p><p>　　30: romout = 0;</p><p>　　31: romout = 0;</p><p>　　default : romout = 10'hxx;</p><p&g

22、t;<b>　　endcase</b></p><p>　　endfunction</p><p>　　always@(posedge f_out)</p><p><b>　　begin</b></p><p>　　if(addr==16) //波形數(shù)據(jù)切換</

23、p><p><b>　　addr=0;</b></p><p><b>　　else</b></p><p>　　addr=addr+1;</p><p>　　case(choose) //波形選擇開關設定</p><p>　　0: address=a

24、ddr;</p><p>　　1: address=addr+16;</p><p><b>　　endcase</b></p><p><b>　　end</b></p><p>　　assign data = romout(address);//將ROM中對應數(shù)據(jù)傳遞輸出端口data輸出<

25、/p><p><b>　　endmodule</b></p><p>　　4程序編譯及仿真結果</p><p><b>　?。?）引腳的綁定圖</b></p><p><b>　　（2）仿真編譯圖</b></p><p><b>　　階梯波仿真結果

26、</b></p><p><b>　　方波仿真結果</b></p><p>　　（3）波形產(chǎn)生效果圖</p><p><b>　　階梯波效果圖</b></p><p><b>　　方波效果圖</b></p><p><b>　　5.

27、結束語</b></p><p>　　經(jīng)過兩周的課程設計，我覺得自己更進一步認識了Verilog語言的使用，并且對整個設計制作和仿真流程有了更深入的了解，從實驗的迷惑到后來的熟練操作，再到實驗報告撰寫的結束，其中的每一步都是我受益匪淺。堅持靠自己的獨立思考并通過一步步的調試，最終成功地摸索程序并且進行了進一步優(yōu)化最終完成實驗，不但鍛煉了邏輯思維能力，并且鍛煉了自己的獨立探索能力。 </p>

28、<p>　　雖然自己的程序不是那么完美，但是每一步都有自己的勞動，都有自己的思想在其中，可以說，實驗的結果自己還是比較滿意的。但是很明顯有許多有待加強的地方。實驗綜合性較強也比較復雜，在實驗中涉及了本學期多個知識點，其中讓我印象最深的是 initial語句和function說明語句，因為這兩個語句之前用得比較少。我覺得這樣的實驗比較貼近學習和工作，通過自己動手更加能夠充分掌握所學知識點，將書本和實際結合起來，希望以后可以開展

29、更多這樣的實驗。</p><p>　　實驗中也遇到了許多問題，比如，實驗效果圖出不來之類。但通過兩位老師的指導，最終把問題一一解決。這對我來說是一次飛速的成長。謝謝老師的指導！</p><p><b>　　6.附錄</b></p><p><b>　　DE2簡介</b></p><p>　　核心的F

30、PGA芯片-Cyclone II 2C35 F672C6，從名稱可以看出，它包含有35千個LE，在Altera的芯片系列中，不算最多，但也絕對夠用。Altera下載控制芯片- EPCS16以及USB-Blaste對Jtag的支持。</p><p>　　存儲用的芯片有： 512-KB SRAM，8-Mbyte SDRAM，4-Mbyte Flash memory</p><p>　　經(jīng)典IO

31、配置：擁有4個按鈕，18個撥動開關，18個紅色發(fā)光二極管，9個綠色發(fā)光二極管，8個七段數(shù)碼管，16*2字符液晶顯示屏</p><p>　　4. 超強多媒體：24位CD音質音頻芯片WM8731(Mic輸入+LineIn+ 標準音頻輸出)，視頻解碼芯片(支持NTSC/PAL制式)，帶有高速DAC視屏輸出VGA模塊。</p><p>　　5.更多標準接口：通用串行總線USB控制模塊以及A、B型接