eda技術(shù)課程設(shè)計鬧鐘系統(tǒng)設(shè)計

1、大 慶 石 油 學(xué) 院課 程 設(shè) 計年月日 課 程 EDA 技術(shù)課程設(shè)計 題 目 鬧鐘系統(tǒng)設(shè)計 院 系 電子科學(xué)學(xué)院 專業(yè)班級 電子信息工程 學(xué)生姓名 學(xué)生學(xué)號 指導(dǎo)教師

2、 有 4 部分構(gòu)成：秒計時器（s1） 、分計時器(m1)、時計時器(h1)。秒計時器（s1）是由一個 60 進制的計數(shù)器構(gòu)成的， 。clk 為驅(qū)動秒計時器的時鐘，s1 為秒計時器的輸出。分計時器（m1）是由一個 60 進制的計數(shù)器構(gòu)成的， s1 為驅(qū)動分計時器工作的時鐘；m1 為分計時器的輸出；時計時器（h1）是由一個 24 進制的計數(shù)器構(gòu)成的， m1 為驅(qū)動時計時器工作的時鐘， h1 為時計時器的輸出；報時模塊（

3、speak）的功能是定時到時，speak 輸出高電平，并且持續(xù)一段時間。2.設(shè)計框圖 設(shè)計框圖系統(tǒng)框圖主要分為三部分：第一部分為精準(zhǔn)秒脈沖產(chǎn)生電路，這里我們采用頻率為 32.768KHz 的標(biāo)準(zhǔn)晶振搭成精準(zhǔn)的秒脈沖產(chǎn)生電路，為電子鐘提供精準(zhǔn)的秒脈沖輸入。第二部分為 FPGA 核心控制電路，主要由型號為 EP3C25E144C8N 的芯片經(jīng)過編程以后，向譯碼顯示電路提供控制信號。第三部分為譯碼顯示電路，由 4 片 74LS47 驅(qū)動 4