高速高密度PCB信號完整性與電源完整性研究.pdf

1、高速高密度電路板是現(xiàn)階段電子系統(tǒng)發(fā)展的必然趨勢，在強輻射源與高功率微波領域中，由高速和高密度環(huán)境引起的信號完整性和電源完整性問題不容忽視。本文針對某基于FPGA電機控制系統(tǒng)的高速高密度電路板，分析其板級信號完整性和電源完整性問題，以及連接器的信號完整性問題。
　　本文對高速高密度PCB信號完整性和電源完整性進行研究。首先，明確高速、高密度、信號完整性和電源完整性的基本概念，調(diào)研國內(nèi)外信號完整性和電源完整性的研究現(xiàn)狀，分析其產(chǎn)生原因

2、和表現(xiàn)形式，如串擾、反射和同步開關(guān)噪聲等，并對這些表現(xiàn)形式進行深入研究，分析其產(chǎn)生的根本原因、影響因素和減小不良影響的方法。
　　其次，對該PCB進行層疊結(jié)構(gòu)的分析和設計，通過傳輸線類型的分析和特性阻抗的計算得到不同信號層傳輸線的線寬及厚度，預估計串擾影響，根據(jù)3W原則、3H原則和布線需求得到線距，完成布局和布線的設計。利用FPGA的可編程性建立高低速混合模型，根據(jù)電機控制信號線和SDRAM信號線時序要求的不同，選擇恰當?shù)腎BIS

3、驅(qū)動器模型，建立時域電路模型進行時域仿真，得到傳輸線的傳輸特性，并選擇多跟相鄰傳輸線進行串擾分析。
　　然后，對FPGA負載進行最優(yōu)化設計，通過仿真計算Z-f曲線和電源紋波，分析兩種不同負載方案的優(yōu)劣并確定負載方案。根據(jù)Z-f曲線設計去耦網(wǎng)絡，添加去耦電容，降低目標阻抗以減小電源紋波。在完成優(yōu)化負載和去耦網(wǎng)絡設計的基礎上，從理論分析和仿真驗證的角度，分析過孔結(jié)構(gòu)對電源分配網(wǎng)絡性能的影響，得到過孔內(nèi)徑、焊盤和反焊盤的最佳設計尺寸，指

4、出除了傳統(tǒng)的優(yōu)化負載設計和添加去耦電容的方式之外，還可以通過修改過孔結(jié)構(gòu)優(yōu)化電源紋波，實現(xiàn)電源紋波的最優(yōu)化設計。
　　對電機控制板與電機之間某型號連接器進行仿真分析。運用仿真軟件對其3D建模，運用場路結(jié)合的分析方法，計算其S參數(shù)，提取并導入時域仿真軟件，得到連接器的傳輸特性。取相鄰的多對引腳進行分析，仿真計算其串擾影響。對比傳統(tǒng)的阻抗匹配方式進行優(yōu)化，指出阻抗匹配法的局限性;采用從高速到低速轉(zhuǎn)換的方法，完成連接器傳輸特性的優(yōu)化，使