基于FPGA的集成電路故障注入攻擊硬件模擬方法研究.pdf

1、 基于 基于 FPGA 的集成電路故障注入攻擊硬件 的集成電路故障注入攻擊硬件模擬方法研究 模擬方法研究 FPGA-based Emulation Method against Fault Injection Attacks on Integrated Circuits 學(xué)科專業(yè)： 微電子學(xué)與固體電子學(xué) 作者姓名： 徐 松 指導(dǎo)教師： 張齊軍 教授 天津大學(xué)電子信息工程學(xué)院 二零一六

2、年十一月摘 要 隨著社會(huì)信息化和網(wǎng)絡(luò)化， 集成電路和集成電路安全逐漸成為信息技術(shù)和信息安全的基礎(chǔ)。近年來，集成電路安全受到來自故障注入攻擊的威脅。故障注入攻擊通過在集成電路中誘導(dǎo)故障迫使電路泄露安全信息，攻擊性強(qiáng)，危害極大。在電路設(shè)計(jì)設(shè)計(jì)階段模擬故障注入攻擊對設(shè)計(jì)進(jìn)行測試， 查找設(shè)計(jì)漏洞， 評估設(shè)計(jì)抗攻擊能力，對于提高芯片安全有著極為重要的意義。 現(xiàn)有的故障注入攻擊模擬方法主要包括芯片測試、 軟件仿真和硬件模擬。 芯片測試成本高。 使

3、用軟件仿真的方法模擬故障注入攻擊， 需要較長時(shí)間才能獲得模擬結(jié)果。 現(xiàn)有的硬件模擬方法則又存在一些問題： 資源消耗大、 依賴某些 FPGA特定功能、 過多使用腳本導(dǎo)致依賴特定工具、 限制故障模型、 需要修改設(shè)計(jì)源碼、缺乏對評估方法的研究等。 為了解決這些問題， 本文提出了一種靈活高效的集成電路故障注入攻擊硬件模擬方法。硬件平臺(tái)使用普通 FPGA，處理程序則采用 Python 編程語言。該方法首先建立了統(tǒng)一的故障模型框架， 用于生成各種自

4、定義故障模型， 去除對故障模型的限制。 同時(shí)還引入了故障數(shù)據(jù)列表文件， 降低故障注入機(jī)制對故障數(shù)據(jù)生成過程的影響。接著，基于 FPGA 平臺(tái)、掃描設(shè)計(jì)以及網(wǎng)表處理，設(shè)計(jì)了一種故障注入硬件架構(gòu)。 該架構(gòu)通過在電路網(wǎng)表中插入掃描鏈和故障注入管理模塊， 自動(dòng)模擬故障注入攻擊。最后，基于現(xiàn)有的故障分析方法，實(shí)現(xiàn)了抗故障注入攻擊評估，同時(shí)提出了對電路輸出進(jìn)行統(tǒng)計(jì)分析的評估方法。 用本文提出的方法對 AES 加密電路進(jìn)行的實(shí)驗(yàn)顯示，模擬平臺(tái)消耗 2