基于FPGA的數(shù)字存儲示波器的設(shè)計與實現(xiàn).pdf

1、數(shù)字存儲示波器可以將人眼無法觀測的電信號轉(zhuǎn)換為圖像，顯示在液晶屏上，它在電子行業(yè)的各個領(lǐng)域都有極其重要的作用。本論文以現(xiàn)場可編程門陣列FPGA器件作為主控制器，采用高速AD芯片進(jìn)行數(shù)據(jù)的采集，用點陣LCD顯示波形，通過模擬電路設(shè)計、數(shù)字邏輯設(shè)計以及軟件編程設(shè)計，實現(xiàn)了一款基于FPGA的多功能可控的數(shù)字存儲示波器。
　　本文主要圍繞著基于FPGA的數(shù)字存儲示波器的設(shè)計與實現(xiàn)展開研究。通過對模數(shù)信號轉(zhuǎn)換和模擬信號采樣原理的深入學(xué)習(xí)，分

2、析各種采樣測量、信號觸發(fā)、頻率測量方法的可行性，最終綜合形成本文設(shè)計的系統(tǒng)方案。
　　系統(tǒng)硬件電路采用FPGA加模數(shù)轉(zhuǎn)換信號采集電路的基本結(jié)構(gòu)設(shè)計，使用AD9280作為模數(shù)轉(zhuǎn)換采樣電路核心芯片，搭建并調(diào)試完成了系統(tǒng)的硬件電路，包括模數(shù)轉(zhuǎn)換采樣模塊、FPGA控制電路模塊、液晶顯示驅(qū)動模塊等，并制訂了硬件電路測試規(guī)范。
　　系統(tǒng)采用了EP4CE30F23C7N型FPGA芯片作為主控制器，使用QuartusⅡ11.0SP1開發(fā)環(huán)境

3、，應(yīng)用等精度測量和等時效測量原理，通過原理圖和Verilog HDL混合設(shè)計輸入方法完成FPGA內(nèi)部軟件設(shè)計。完成了系統(tǒng)軟件控制功能的設(shè)計與測試，可以控制數(shù)字存儲示波器對被測信號進(jìn)行采集、存儲、測量、顯示等。
　　通過ILI9325芯片驅(qū)動2.8寸液晶顯示屏作為數(shù)字存儲示波器的顯示器，設(shè)計數(shù)字存儲示波器的顯示界面，用戶可以在液晶屏上觀察到信號的波形、頻率、周期、幅值等關(guān)鍵信息，并可以通過四個操作按鈕來調(diào)整示波器的觸發(fā)電壓、波形顯示