一款具有高PSRR低壓差線性穩(wěn)壓器的研究.pdf

1、在手機、MP3、ipad等小型化電子商品不斷普及的趨勢下，電源管理芯片的研發(fā)也逐步成為關(guān)注焦點。其中，LDO依賴體積小、外圍電路少、無紋波、EMI等獨特優(yōu)勢，在電源管理芯片市場中占據(jù)較大的市場份額。而在射頻電路、數(shù)模混合電路以及SOC技術(shù)中，電源微弱噪聲影響將更為突出。因此，研究一款具有高電源抑制率的LDO極具現(xiàn)實意義。
　　本文旨在研發(fā)一款具有高PSRR的LDO，應用于CDMA手機射頻電路供電。首先論文深入討論了LDO中電源噪聲

2、傳播到LDO輸出端的3大途徑，即帶隙基準模塊引入噪聲、誤差放大器模塊引入噪聲以及功率級電路引入噪聲，并分別討論了這3大途徑引入噪聲的機制?；诖耍槍β始夒娐?，采用了前饋紋波消除技術(shù)，有效抑制了功率級有限輸出阻抗rds以及負反饋環(huán)路vgs引入的噪聲；針對帶隙基準模塊電路，采用預穩(wěn)壓技術(shù)，有效抑制其引入的噪聲；針對誤差放大器模塊電路，采用N-DA+P-CS組合方式的兩級誤差放大器，有效提高其電源抑制能力。其次，針對環(huán)路穩(wěn)定性問題，論文分

3、析了常用的三種頻率補償方法，采用含偽ESR電阻的固定零點頻率補償技術(shù)作為本設計的穩(wěn)定性設計方案，確保了充裕相位裕度。另外，還設計了過溫保護、過流保護以及短路保護等保護電路。
　　最后基于華潤上華0.5μm N阱工藝，在工藝角為tt、常溫、供電電壓5V、負載電容CL為10μF條件下，進行電路設計與仿真。仿真結(jié)果為，最小壓降Vdrop約為200mV；在負載電流Iload為200mA的條件下，靜態(tài)電流Iq約為116μA；線性調(diào)整率SV約