高性能低壓差線(xiàn)性穩(wěn)壓器研究與設(shè)計(jì).pdf

1、在2007～2009年中國(guó)電源管理芯片市場(chǎng)產(chǎn)品結(jié)構(gòu)調(diào)查中，低壓差線(xiàn)性穩(wěn)壓器(LDO)的市場(chǎng)占有率一直排名第一．之所以廣大消費(fèi)類(lèi)電子產(chǎn)品對(duì)LDO芯片擁有大量并持久的需求，是由于LDO芯片可以為后續(xù)電路提供穩(wěn)定低噪的電壓，并且只占據(jù)少量的PCB板面積和消耗極低的功耗。此外LDO的電路架構(gòu)還十分適合作為IP集成到片上系統(tǒng)中(SoC)。隨著市場(chǎng)的變化和技術(shù)的進(jìn)步，對(duì)LDO芯片的性能要求也在不斷地提高。更高的轉(zhuǎn)換效率、更低的功耗、更少的外圍器件以

2、及更高的電源噪聲抑制逐漸成為L(zhǎng)DO芯片的研究熱點(diǎn)和發(fā)展趨勢(shì)。
　　 本文首先對(duì)實(shí)現(xiàn)高性能LDO的關(guān)鍵問(wèn)題通過(guò)系統(tǒng)設(shè)計(jì)進(jìn)行了分析研究，具體主要在納安級(jí)基準(zhǔn)電流源、LDO頻率補(bǔ)償方案、LDO大信號(hào)響應(yīng)，以及閉環(huán)系統(tǒng)電源噪聲傳遞函數(shù)四個(gè)方面進(jìn)行了深入的理論研究和探討，提出了具有創(chuàng)新意義的電路結(jié)構(gòu)：1）30nA基準(zhǔn)電流源；2)基于新型有源受控電阻的3種零點(diǎn)追蹤頻率補(bǔ)償方案；3）4種擺率增強(qiáng)電路；4）基于電源噪聲抵消抵消技術(shù)的4種高PSR

3、RLDO實(shí)現(xiàn)方案。
　　 本文基于上述電路模塊結(jié)構(gòu)，采用CMOS混合信號(hào)工藝，設(shè)計(jì)并實(shí)現(xiàn)了三款高性能LDO芯片：1）3μA超低靜態(tài)電流的低功耗LDO芯片；2）無(wú)片外電容的LDO芯片；3）高電源噪聲抑制的LDO芯片（PSRR=-70dB@1kHz）。測(cè)試結(jié)果驗(yàn)證了設(shè)計(jì)思想。
　　 在納安級(jí)基準(zhǔn)電流源的研究中，要分析了電源電壓變化對(duì)基準(zhǔn)電流的影響機(jī)制，提出一款三支路結(jié)構(gòu)，有效地降低了電源噪聲對(duì)基準(zhǔn)電流的影響。并利用CSMC0

4、.6μm混合信號(hào)工藝中，不同電阻間溫度系數(shù)的差別以及二極管反向電流的溫度特性，在-40度到130度的溫度范圍內(nèi)，將基準(zhǔn)電流的精度控制在30±0.6nA。
　　 由于LDO芯片的輸出極點(diǎn)具有106數(shù)量級(jí)的變化，有效的頻率補(bǔ)償方案就是產(chǎn)生一個(gè)隨之變化的動(dòng)態(tài)零點(diǎn)，從而實(shí)時(shí)的抵消掉輸出極點(diǎn)對(duì)環(huán)路穩(wěn)定性的不良影響。在本文中，提出了一種新型的有源受控電路生成電路，能有效地抑制傳統(tǒng)有源受控電阻中低精度、受工藝漲落以及MOS管體效應(yīng)影響較大等缺

5、點(diǎn)；進(jìn)而可以產(chǎn)生精確地受控零點(diǎn)。在該有源受控電阻基礎(chǔ)上，分別實(shí)現(xiàn)了三種零點(diǎn)追蹤頻率補(bǔ)償方案：1）基于帶去零電阻的米勒電容；2）基于單位增益補(bǔ)償模塊；3）基于包含偽ESR電阻的功率級(jí)。
　　 由于LDO輸出端電容對(duì)輸出電壓有濾波和穩(wěn)壓的作用，為了實(shí)現(xiàn)無(wú)片外電容LDO芯片的設(shè)計(jì)，對(duì)LDO大信號(hào)響應(yīng)進(jìn)行了系統(tǒng)的分析。在推導(dǎo)出LDO輸出過(guò)沖電壓和LDO輸出端電容之間關(guān)系式的基礎(chǔ)上，進(jìn)一步明確了誤差放大器擺率是抑制無(wú)片外電容LDO輸出過(guò)沖

6、電壓的關(guān)鍵指標(biāo)。為了繼續(xù)保持LDO芯片低功耗的特性，決定采用擺率增強(qiáng)電路來(lái)提供動(dòng)態(tài)電流，為功率管的柵電容進(jìn)行充放電，進(jìn)而優(yōu)化LDO大信號(hào)響應(yīng)過(guò)程，并相應(yīng)的提出了4種電路實(shí)現(xiàn)方案。本文中的無(wú)片外電容LDO芯片設(shè)計(jì)中，采用了其中一款首創(chuàng)的“基于微分器結(jié)構(gòu)的擺率增強(qiáng)電路”。該擺率增強(qiáng)電路的采用，使LDO輸出過(guò)沖電壓的峰值從VDD下降到VOUT+0.55V。
　　 閉環(huán)系統(tǒng)的電源噪聲的系統(tǒng)研究是一個(gè)難點(diǎn)，至今尚未見(jiàn)詳細(xì)報(bào)道。為了彌補(bǔ)這一